Буферное запоминающее устройство с самоконтролем

/О,2 в С 11 С 9/00; С 1 ф;4 рц.;РА 1,т САНЙЕ Я АВ ГОРСЙОЮ управления атем 4 та с ц дежности, оно гавьп регистр и ее с ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРГ 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИИ(54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕУСТР 011 СТВО С САМОКОНТРОЛЕМ, содержащее накопитель, одни адресныевходы которого подключены к выходамсчетчика адресов, информационныйвход накопителя подключен к выходупервого сдвигового регистра, информационные входы которого являютсясоответствующими входами устройствадругие адресные входы устройстваподключены к выходам счетчика разрядов, вход которого подключен к соответствующему выходу блоку управления, управляющий вход которого является входом устройства, блок элементов И, выходы которого являютсяинформационными выходами устройства,управляющие входы счетчика адресов,накопителя, первого сдвигового регистра и блока элементов И подключены к саотьетствующим выходам блока лью повышения его насодержит второй сдвисумматор по модулю пва . таигг:.,ы зленты И н эл" мент 1 Е, Выхоц катааага подключен пеаеэу входу и:-всгэ элемента И, втапсй сд первого элемепа 11 па, - , клюен к ссатветств"ющему выходу второго сдвигсвагс =егистра, устанавачн . входы катара о падключень, к вх да:; первого сдвнгавагс реги-" стра,,с.ьл,"п 0 е .-:.ады втара 1 а сдвигавсго регистз пэцключе:ы к соатв е- ствующим входам ттер во го, инфсрмагс;. - ;нч -,; - -,: сгс сдвига, вага регистра с-.л,;е: . в,:.сду накопи еля, выкал ле.;-.агэ сгнигавсга регхс".;а псдклг-:с. к одному входу "умматора пс ва.;":.э ;в: другой вход котсрагс лодклю ен к соответствующему выходу вта-гс сдвигавага ре-истра, выход с,ь.яа,.; по модулю цвя подключен к пе наму входу пер."3 а" го триггера вьь;с;. ".стонога является одним из управляющих выходов устройства., выход первого элемента И нодклю:ен к первсму входу второго триггера, второй вход которо."а падключе -" к вт .раьгу входу первого триг= Гера и к ссатветвуюпему выходу блока ;правлен;.я, выхсп второго тр гера падклюзе" у л пномГ чф,г второго :.лемата 11. .=хоп катсрагс является пву"."г у.;вс", яюнчм выходам элемен -. ю падкл -, - - :" со Рет р вующеъ;у эыхэву алик алла гек",.з вхсц элементе. ьЕ полк:тэчен к трет:"еь-. входу первого триггера и к ссствствующему вь-,хад" блока управления., 1084890Изобретение относится к вычислительной технике, в частности к буФерным запоминающим устройствам (ЗУ).Известно буферное запоминающееустройство, содержащее оперативныйнакопитель, счетчики адресов записи.и считывания, входной и выходной регистры, дешифратор адреса, блокуправления, элементы И и ИЛИ, причемодни из выходов блока управления 10подключены соответственно к входусчетчика адресов, управляющему входуоперативного накопителя н первымвходам элементов Ивыходы счетчика адреса соединены с первыми входами элементов ИЛИ, вторые входы которых подключены к одним из входовустройства 1 3Однако данное устройство имеетнизкую достоверность передаваемой 20от передатчика к приемнику информациииз-за отсутствия контроля работоспособности оборудования ЗУ,Известно также буферное запоминающее устройство, содержащее блок р 5памяти, входные и выходные элементыИ, блок, реагирующий на запись-считывание данных из памяти, блок запоминания признака переполнения памяти,регистры адреса записи и считывания 23.Вследствие отсутствия контроляработоспособности оборудования устройство имеет низкую достоверностьпередаваемой от передатчика к прием 35нику информации,Наиболее близким по техническойсущности к предлагаемому является буферное устройство, содержащее оперативный накопитель, одни адресные входы которого подключены к вьпсодам счетчика адресов, информационный вход накопителя подключен к выходу первого сдвигового регистра, информационные входы которого являются соответствующими входами устрой. .ва, другие адресные входы устройства подключены к выходам счетчика раэрлдо.-;, вход которого подключен к соо- ветствующему выходу блака50 управления, управляющий вход которого является входом устройства, блок элементов И, выходы которого являются информационными выходами устройства, управляющие входы счетчика адресов, накопителя, первого сдвиго 55 ваго регистра и блока элементов И подключены к соответствующим выходам блока управления ГЗНедостатком известного устройства является отсутствие контроля работы регистра сдвига, вследствие чего в накопитель возможна запись недостоверной информации либо передача недостоверной информации приемнику информации, что снижает надежность устройства. Кроме того, отсутствие контроля информации, занесенной в накопитель, например, по паритету, затрудняет в процессе эксплуатации обнаружение неисправного узла ЗУ (в данном случае либо регистра сдвига, либо накопителя), что приводит к увеличению времени восстановления устройства. Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство с самоконтролем, содержащее накопитель, одни адресные входы которого подключены к выходам счетчика адресов, информационный вход накопителя подключен к выходу первого сдвигового регистра, информационные входы которого являются соответствующими входами устройства, другие адресные входы устройства подключены к выходам счетчика разрядов, вход которого подключен к соответствующему выходу блока управления, управляющий вход которого является входом устройства, блок элементов И, выходы которого являются информационными выходами устройства, управляющие входы счетчика адресов, накопителя, первого сдвигового регистра и блока элементов И подключены к соответствующим выходам блока управления, дополнительно введены сдвиговый регистр, сумматор по модулю два, триггеры, элементы И и элемент НЕ, выход которого подключен к первому .входу первого элемента И, второй вход первого элемента И подключен к соответствующему выходу второго сдвиговсго регистра, установочные входы кото- рого подключены к входам первого сдвигового регистра, управляющие входы второго сдвигового регистра подключены к соответствующим входам первого,информационный вход второго сдвиговогс регистра подключен к выходу накопителя, выход первого сдвигового регистра подключен к одному входу сумматора по модулюдва, другой вход которого подключен к соответствующему выходу второго сдвигового регистра, выход сумматора по модулю два подключен кпервому входу первого триггера, выход которого является одним из управляющих выходов устройства, выходкоторого является одним из управляющих выходов устройства, выходпервого элемента И подключен к пер Овому входу второго триггера, второйвход которого подключен к второмувходу первого триггера и к соответствующему выходу блока управления,выход второго триггера подключен к 5первому входу второго элемента И,выход которого является другим управляющим выходом устройства, второйвход второго элемента И подключен ксоответствующему выходу блока управления, выход второго триггера подключен к первому входу второго эле -мента И, выход которого являетсядругим управляющим выходом устройства, второй вход второго элемента 25И подключен к соответствующему ныхо.ду блока управления, вход элементаНЕ подключен к третьему входу первого триггера и к соответствующемувыходу блока управления. 30Второй сдвиговый.регистр предназначен для считывания побитно информации, хранимой в ЗУ, и выдачи словаили байта информации приемнику инФормации, что позволяет проводить З 5контроль данных, записанных в ЗУ попериметру. Кроме того, в режиме записи информации в накопитель ЗУ спомощью данного регистра осуществляется контроль первого сдвиговогорегистра, с помощью. которого осуществляется побитная запись информации в накопитель ЗУ,Сумматор по модулю два, входыкоторого соединены с выходами первого и второго регистров сдвига,сравнивает между собой однотипныебиты записываемой информации,Второй триггер, первый и второйэлементы И, элемент НЕ предназначены для контроля информаии, считываемой из накопителя ЗУ по паритету (на четность и нечеткость) 3.На фиг. 1 представлена структурная схема буферного запоминающего 55устройства с самоконтролем; нафиг. 2 - временные диаграммы егоработы. Буферное ЗУ содержит блок 1 управления, счетчик 2 адресов, сдвиговый регистр 3, накопитель 4, счетчик 5 разрядов, элемент НЕ б,сдвиговый регистр 7, сумматор 8 по модулю два, триггер 9, блок 10 элементов И, элемент И 11, триггер 12 и элемент И 13.Рассмотрим работу предлагаемого ЗУ с самоконтролем в режимах записи и считывания информации.В режиме записи устройство приводится в следующее исходное состояние; на пятом и восьмом выходах блока 1 управления формируется признак "Разрешение записи" (Фиг.2 а,б)Уровень данного сигнала единичный. На выходах 1 - К счетчика 5 разрядов устанавливается код адреса записи первого разряда, а на входы блока 10 элементов И поступает сигнал "Запрет" с.шестого выхода блока управления.Таким образом, регистры 3 и 7 подготовлены для приема первого инФормационного слова данных, поступающего по информационным входам устройства, а накопитель 4 подготовлен к побитному режиму записи.При наличии запроса на обработку, поступающего на вход блока 1 управления, наличии кода адреса на адресных входах устройства блок 1 управления на своем четвертом выходе формирует импульсы записи кода адреса и информационного слова данных, поступающих на соо тветствующие входы счетчика 2 адресов и входы регистров 3 и 7 (Фиг. 2 г).Под задний Фронт импульса записи (фиг. 2 д) на третьем выходе блока 1 управления формируется сигнал "Разрешение сдвига", на пятом выхо" де - сигнал "Разрешение записи" (Фиг2 б), на седьмом выходе - сигнал "Запись" (фиг. 2 е), по которым происходит запись бита информационного слова данных в накопитель 4 по цепи, соединяющей последний выход регистра 3 с входом накопителя 4 и входом сумматора 8 по модулю два. А так как второй вход сумматора 8 соединен с одноименным вь-.ходом ре" гистра 7, при исправной работе регистров 3 и 7 сформируется сигнал Сравнение" нулевого уровня, Данный сигнал поступает на один вход триггера 9, на другой вход которого:аиии вес но поступает сиГнал с ссдьмОГО БьКолаолокауправления,Триггер запускается сигналомЭ 1азрешение записи хоторьгй поствпает на его третий вход., 1 Од заднийронт импульса записи пооизводитсясНализ сОстояния триГГера 9 ь 1 при11наличии на нем сигнала .;равнение"на втором выхОде устройства Форм 1 П;руемых сиг 1 ал е ОшибкаНа Втором и девятом выхсдах бдока 1 управления формируются импул 1,.сы с,Вига. Певепний Ьро 1 т котоЗыхсовпяда ет с задним фронтом импульзаписи ,фиг, 2 К),Сдвит бита информации и Одифи -нация с 1 етчикаОЗвяд ов . Г 1 есв,"яются под задний фрОнт импульса,иг. жНнфозмационное сло 30аписанное в регистры 3 л 7,сдви 1-:ет.ся на Один разряд т;е., с выхода;о- о слова, Одновременно осуществ;чет; 1 г,-и 5 иклтия счетчика 5 оа" -обит;ая за:.5 Сь разрядо информатИ 01;:ьО О -укатор.- 8 и триГГ:.,ра . Оои, хсдит аначз раоот Оспособности Зтот ПРСЦЕСС ЗагИС 1 З И СДВ 1 га ооисходит запись певвого -.а.жядОома нрО,О;.О спора в акоп ; В-,1; ц"т нс,1;, ПЕПУЮ. и.- ,:ОН 1 От О Ра "смотрим регкиСч.ТьБаьия ин - "сЗ 1 а:ии из накопителядля осуществлен;я рек а с 1 итыв .Н 5 блокуправте";иПима т с 5 пятого и восьмого ььдов признак"Разрешение записиформ руетпризнак Разрушение =.:.ения" ,фиг,2 и)1: устанавливает счетчик 5 рагрядовП Со ТОЯНИЕ, СООТВЕТСТВУЮЩЕЕ аДРЕС-- первого разряда счи.ьсаемой и.-;фсрКод адреса считывае.ог и:форма - пионОГО слова поступи.т а адрес ;тьЕ ВХОДЫ : , - Я СЧЕТТИка / агВЕ ОВ 1,фиг 7 к)а четвертом выходе б;Окауправ .ентя формируется импульс записи кода дре а (гиг2 Г) . ( хода счетчка ,5 адресов коп алвеса поп Гу 1 Оет на арес 51 ые входь 1Р 1 1 ако ител с 1,. 001 е того, бт, куправча своем третьем выходе фор.сОуе . Сигналы Разрущение с твчг ,сЬ 5 гк) и Запрет записи (фиг 2 М), сигнапы считывания на седьмом вь,- Хсг Е (ПОКВтир аВП, т ) - ПССТ",лаЮ 11 ИЕ а ВТОВО.: ВХОД НаКОПИ- "-и;л .:,-. ТороЙ вход три гера Э; бо с .упрзв ения ,фиг2;к), посту П ОГГ 1;.ь Ца ЕОВУЕ ВХОПЫ - :Г 7," П В О; ПЕР ".Ы МУЛЬС СПИТЬВЯ",Я.:,я,",1 рмагич Пер: ОГО вазвяпа иС 1 л 5;: Г- , е"у 1,вания"1,;анля поступающих на"риггера, меняется сСто:; в .-: . в . о выхода. Триггер 12 осу:.:-, -осчет пед.ниц" (нулей) ";",., -0 "и с-:оче,е. провс;-"- .Внньа записанных Ву на четность или н ч-. г-;с онтроль заключается ь :с;, Гз з,.7столько раз, сколько бит информации (например, в считываемом байте информации) имеет уровень логической "единицы" или логического "нуля", При отсутствии ошибок в считываемом байте информации выход триггера устанавливается в начальное состояние.После установки начального состояния на выходе триггера 2 сформируется нулевой уровень сигнала. (Цепь 1 О установки начального состояния на фиг. 1. не показана). При контроле считываемой информации по паритету, например на четность, выход триггера 12 столько раз изменяет свое состоя ние, сколько "единиц" находится в информационном слове, т.е. при четном количестве "единиц" выход триггера 12 устанавливается в нулевое состояние. Анализ состояния выхода 2 О триггера 12 осуществляется сигналом единичного уровня, формируемого блоком 1 управления на шестом выходе после считывания первого разряда информационного слова и подключающего первые входы блока 10 элементов И (фиг. 2 н), Кроме того, сигналом с шестого выхода блока 1 управления производится "информирование" приемного устройства о наличии слова информации в регистре 7 (первый выход устройства),Сигнал ошибки формируется на третьем выходе устройства.Таким образом, в предлагаемом устройстве осуществляется контроль работоспособности его узлов (регистра 3 - регистра записи и регистра 7 - регистра считывания) как в: процессе записи информации в накопитель, так и в процессе ее считывания, что позволяет повысить надежность устройства. Кроме того, в режиме считывания осуществляется контроль информации считывания из накопителя ЗУ по паритету.1084890 г,Составитель С. ШустенкоТехредЛ.Мартйаова Корректор А. Ильи актор С. Саен аказ 2 ПодписноеСР ка илиал ППП "Патент, г. Ужгород, ул . Проектная, 4 49 Тираж 5 ВНИИПИ Государственнпо делам изобретен 13035, Москва, Ж,5го комй и от ета Сытийнаб.