Арифметическое устройство

О Л И С А Н И Е 3894ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 12 Х 1.1968 ( 1255202/18-24) 1 ПК б 061 7/5 присоединением заявкиКомитет оо делам изобретений и открытий ори Совете Министров СССР. М. Власов явите РИфМЕТИЧЕСКОЕ УСТРОЙСТВ Изобретение от вычислительной для использовани числительной маш Известны арифь параллельного де ры множителя (ч теля), накаплива сумматоров.носится к области цифровой технике и предназначается я в составе цифровой выины (ЦВМ).тетические устройства (АУ) йствия, содержащие регист. астного), множимого (делиощий регистр и схемы полу. вляе В известных устройствах регистры множителя (частного) и накапливающий регистр выполняют следующие основные пересылочные элементарные операции (ЭО); прием и хранение кода; выдачу кода в другие регистры; сдвиг кода в сторону младших и старших разрядов.Выполнение и-го числа 30 над кодом, хранящимся в регистре, можно осуществить с помощью двух вентилей и схемы парафазного управления этими вентилями, Схема парафазного управления или схема парафазного приема кода состоит из логических элементов типа И по числу выполняемых элементарных операций, схемы сборки ИЛИ и инвертора, Выходы схемы сборки и инвертора управляют потенциальными входами нулевого и единичного вентилей триггера регистра. На импульсные входы этих вентилей одновременно поступают исполнительные импульсы. Недостатком такого я тсябольшой объем оборудоЦель изобретения е оборудования и повышение над работы уст ройства.Для достижения этой цели в предлагаемомарифметическом устройстве входы установки нуля триггеров 1-го разряда каждого регистра через вентили соединены с выходом логиче- О ского элемента ИЛИ схемы парафазногоприема кода 1-го разряда; входы установки единицы триггеров т-го разряда каждого регистра через вентили соединены с выходом логического элемента НЕ схемы парафазно го приема кода т-го разряда; выход триггерат-го разряда накапливающего регистра соединен со входами первого элемента И (т - 1)-го разряда и четвертого элемента И (г+1) -го разряда схемы парафазного приема кода; вы- О ход триггера т-го разряда регистра множителя соединен со входами второго элемента И (1 - 1) -го разряда и третьего элемента И (т+1) -го разряда схемы парафазного приема кода.5 На чертеже приведена функциональная схема трех разрядов арифметического устройства, на которой изображены:1 - 9 - статические триггеры; 10 в 27 установочные вентили; 28 - 80 - схемы полусум- О матора; 81 - 83 - схемы сборки (ИЛИ);34 - 36 - инверторы (НЕ); 37 - 48 - схемы совпадения (И); 49 - шина приема информации в регистр множителя; 50 - шина приема информации в накапливающий регистр; 51 - шина приема информации в регистр множимого; 52 - шина разрешения сдвига кода накапливающего регистра вправо; 53 - шина разрешения сдвига кода регистра множителя вправо; 54 - шина разрешения сдвига кода регистра множителя влево; 55 - шина разрешения сдвига кода накапливающего регистра влево.Рассмотрим связи между отдельными узлами и схемами арифметического устройства на примере -го разряда арифметического устройства.Как видно из чертежа, потенциальные входы вентилей 12, 18, 24 подключены к выходу схемы сборки 32. Потенциальные входы вентилей 13, 19, 25 подключены к выходу ицвертора 35. Схемы совпадения 41 - 44 предназначены для разрешения выполнения элементарных операций в арифметическом устройстве. Входы этих схем совпадения подключецы к шинам 52 - 55. Вторые входы этих схем соединены с выходамц триггеров 4, 1, 3 и 6 соответственно.Выходы схем совпадения 41, 42, 43, 44 подключены к схеме сборки 32. Выход схемы сборки 32 подключен ко входу инвертора 35.Импульсные входы вентилей 10 - 15 подключены к шине 49, цо которой поступает исполнительный импульс.Вентили 16 - 21 и 22 - 27 подключены к шинам 50 и 51 соответственно.Выходы схем полусумматоров 28 - 30 подключены к счетным входам триггеров 4, 5, 6 регистра сумматора. Кроме того, выход схемы полусумматора 30 подключен ко входу полусумматора 29 и т. д.Рассмотрим работу устройства на примере выполнения операции умножения, так как эта операция содержит большое число ЭО, выполняемых арифметическим устройством.Перед выполнением ипосредственно умножения код числа, хранящегося в накапливающем регистре, пересылается в регистр множителя. Для пересылки кода по шине 52 подается разрешающий потенциал, на вентили 10 - 15 поступает исполнительный импульс. Если в триггере 5 хранился код едицицы, то с выхода схемы совпадения 45 на схему сборки 33 поступит потенциал, который запретит прохождение исполнительного импульса через вентиль 14, Вентиль 15 (единичный вход триггера 3) будет открыт, так как потенциал со схемы сборки поступает на вход инвертора 36 и открывает этот вентиль. Исполнительный импульс, поданный на шину 49, занесет код накапливающего регистра в регистр множителя со сдвигом на один разряд вправо. После пересылки кода выполняется установка накапливающего регистра в нулевое состояние. Для этого на шину 50 подается импульс. Так как вентили 17, 19 и 21закрыты, а вентили 16, 18 и 20 открыты, то исполнительным импульсом триггеры 4, 5, 6 будут установлены в нулевое состояние.Множитель принимается в регистр множителя с числовых шин. Для упрощения чертежа логические элементы И, обеспечивающие прием кода с числовых шин, не приводятся. Прием кода с числовых шин выполняется аналогично пересылке кода из одного регистра в другой.После приема кодов множителя и множимого выполняется непосредственно умножение. Первым тактом производится анализ состояния триггера младшего разряда регистра множителя. Если этот триггер находится в состоянии единица, то выполняется суммирование и сдвиг регистра множителя вправо. Если триггер находится в нулевом состоянии, то выполняется только сдвиг регистра множителя, а суммирование не производится. Вторым тактом осуществляется сдвиг кода накапливающего регистра вправо. Для выполнения этой микрооперации ца шину 52 подается разрешающий потенциал, а на импульсные входы вентилей 16 - 21 - исполнительный импульс. Если в триггере 4 хранится код единицы, то с выхода схемы совпадения 41 на схему сборки 32 поступит потенциал. Этот потенциал закроет вентили 12, 18, 24, и откроет вентили 13, 19, 25. Исполнительный импульс, поступивший на шину 50, сдвинет код накапливающего регистра на один разряд вправо. Далее цикл работы повторяется. Аналогично выполняется и операция деления, но сдвиги в регистре множителя и регистре сумматора производятся влево. Кроме того, код регистра делителя предварительно инвертируется или выдается в схему полусумматора обратным кодом.Предлагаемое устройство дает экономию логических элементов в цепях управления триггерами почти в два раза по сравнению с рассмотренными вариантами для арифметического устройства, содержащего три регистра ц выполняющего 10 - 12 элементарных операций. 5 10 15 го г 5зо З 5 40 45 50 55 60 65 Предмет изобретенияАрифметическое устройство параллельного действия, содержащее регистр множителя, накапливающий регистр, сумматор и регистр мцожимого со схемой парафазного приема кода, содержащей логические элементы И, ИЛИ, НЕ, отличающееся тем, что, с целью сокрашения оборудования и повышения надежности работы, в нем входы установки нуля триггеров -го разряда каждого регистра через вентили соединены с выходом логического элемента ИЛИ схемы парафазного приема кода -го разряда, входы установки единицы триггеров -го разряда каждого ре гистра через вентили соединены с выходом логического элемента НЕ схемы парафазно. го приема кода 1-го разряда, выход триггера -го разряда накапливающего регистра соеди.аказ 38331 Изд. 1494 Тирак 473ЦНИИПИ Комитета по делам изобретений и открытий при СовеМосква, Ж, Раушскан наб., д. 4,:5 писное СССР Мпнпст пография, пр. Сапунова, 2 нен со входами первого элемента И ( - 1)-го разряда и четвертого элемента И 1 г+1) -го разряда схемы парафазного приема кода, выход триггера г-го разряда регистра мнои(ителя соединен со входами второго элемента И ( - 1)-го разряда и третьего элемента И (+1)-го разряда схемы парафазного приема кода,