Патенты с меткой «однотактное»

Номер патента: 113455

Опубликовано: 01.01.1958

Авторы: Кобленц, Яковенко

МПК: H03K 17/80

Метки: коммутационное, однотактное

...СНИЖЗСТСя ПОТ 1)ебЛ 51 ЕХ)с 5 МОццОСТЬ И умсцв 11 ЗЮТСя ПОМЕХИ, ВЫЗВЗН- цые обратным Потоком информаци 1. Создавая в устройст)е вцутреццюю Об 1)ЗТЦМ 10 СБ 5131 ПТСМ ОТК;ПО 1 СЦИ 51 ОТ КОЦ;1 СЦСс 1 ТОЗ ПРОМСЖсТоНОГО КОЦ- )ура диода, хОжцо зс)ста)ить работать его как Лицам)ческий триггер.Нз 1 с)тсжс Изображ(.ца схс)с) Олцотс 1 ктцой 511 сики.Иа ЧС 4)ТСЖ(. ПцяТЫ 0003 цс)с 1 СНИ 51: 1 И 2 - фе 1)1)ИТО)ЫС СС 1)дес)П 1 КПтокОВым) ОомоКа)и; Д) и Д - Л 1)оды; С - с.)кость; ) - Пц;1 мктц 13- цость (ЛроссегЬ)НегЦСИ НОСТЬ Л 1)ОССС 1 Я 1., М КОТО)ОГО В КЗ 1 ССТБС СС)ЛСЧНксЗ П)1)МС- цсч феррит с высокой процицземостью, имеет суцс:тв(чНос зцзчсцис для работы схл)ы. Ири цротскации тока через о(мк) ц(,Пц(йцо)0 лро с(- ,15 ВСГ 13 П 113 с) СО...

Номер патента: 120369

Опубликовано: 01.01.1959

Авторы: Кобленц, Томичас, Яковенко

МПК: H03K 17/62

Метки: коммутационное, однотактное

...этой схеме могут совершаться простыми способами. Так, например, опсрация ИЛИ (собирательная схема) легко осуществляется с помощью дублированных входных обмоток, так как входы б и 7 равноценны и при поступлении входных сигналов на любой из них или на оба входа будет работать выход 8. Аналогично, при поступлении сигналов на входы 9 и 10 будет работать выход 11. Наличце двух, находящихся в противофазе, выходов существенно расширяет возможности .данной логической схемы, так как в одном и том же устройстве могут быть реализованы функции х = а + Ь; у== с + д, где: а, Ь, с, д - независимые входные сигналы, а х, у - соответственно первый и второй выходы.Схема устройства позволяет также образовать динамический триггер, если соединить, например,...

Номер патента: 121284

Опубликовано: 01.01.1959

Автор: Леокене

МПК: G11C 19/04, H03M 7/00

Метки: дешифратор, кодопреобразователь, логическое, накопитель, однотактное, регистр

...коммутатора работа устройства будет происходить аналогичным образом, но в левом направлении и с отрицательными рабочими импульсами.Для получения равнополярных импульсов с четных и нечетных ячеек предлагается выполнение устройства по схеме, приведенной на121284 фиг. 2, Изменение полярности достигается подключением четных и нечетных ячеек к различным оомоткам сердечника компенсатора.В схемах устройств по фиг. 1 и 2 в случае деления цепей компенсатор выполняется на двух сердечниках с разделением обмоток помех.При применении материалов с прямоугольной петлей гистерезиса компенсатор помех выполняется по схеме, приведенной на фиг. 3. В этом случае он состоит из потенциометра с двумя движками 1 и коммутатора 2, обеспечивающего...

Номер патента: 148278

Опубликовано: 01.01.1962

Авторы: Виногор, Кобленц

МПК: H03K 17/80

Метки: коммутационное, однотактное

...выхода в и г одиночных импульсов и серий импульсов. Положительная обратная связь осуществляется через обмотку 5.Принцип действия описываемого устройства аналогичен работе устройства по основному авт. св. М 120369. Отличительная особенность описываемого устройства состоит в следующем. В момент записи 1 на сердечник П со стороны счетного входа (обмотка 6) на обмотке 7 возникает напряжение, направленное в сторону отпирания диода 8, что14828 создает цепь для тока, который, пройдя по обмотке 9, стремится пере. магнитить сердечник 1 в состояние 1, Это, в свою очередь, приводит к тому что при действии тактового импульса (обмотка 10) полезный сигнал, возникающий на обмотке 7 сердечника 11, существенно уменьшается за счет действия встречного...

Номер патента: 160903

Опубликовано: 01.01.1964

Авторы: Виногор, Кобленц, Рабинович

МПК: H03K 17/80

Метки: коммутационноеустройство, однотактное, ферродиодное

...что на вторичной обмотке 4 импульсного трансформатора наводится э.д.с, которая вызывает в цепи разряда емкости 5, ШУНтИРОВаННОй ДИОДОМ б, тОК 1 иэаМЫКа 1 Оитщийся через нагрузочныс обмотки 7, 5 и 9 следующих ячеек. Благодаря налпчшо тока 1,Р в момент считывания тактовым ими)льсом информации с основного сердечника 1 ток заряда 1 ,емкости 5 не прошгкает в цепь нагрузки, йоэтому нс происходит бесполезного расхода энергии,По окончании действия тактового импульса, следовательно, после исчезновения тока 1 происходит разряд емкости 5 через вторичную обмотку 4 трансформатора т и через обмотки 7, В, и 9 нагрузочных сердечников 10, 11, 12, Ток разряда (выходно 11 импульс) гр,емкости 5 не встречает большого сопротиьленпя, проходя по вторичной...

Номер патента: 243657

Опубликовано: 01.01.1969

Авторы: Гончарок, Кобленц

МПК: H03K 17/80

Метки: коммутационное, однотактное

...б и дросселя 8, заряжается конденсатор б и выдается сигнал по выходу 11.При считывании информации с трансформатора 2 работает контур, состоящий из диода 8, конденсатора 5 и дросселя 7, и выдается 15 сигнал по выходу 12. Если информация считывается одновременно с обоих трансформаторов, то происходит компенсация выходных токов, и сигналы не выдаются, Верхний сердечник снабжен обмоткой обратной связи, 20 которая может быть использована для образования триггерных схем, например для образования схемы счетного триггера.Другой отличительной особенностью предлагаемой схемы является возможность более 25 экономичного образования обратных связей,что весьма полезно для осуществления схемы счетного триггера.Как известно, для построения схемы...

Номер патента: 330450

Опубликовано: 01.01.1972

Авторы: Брик, Гаврилин, Жук, Златииков, Карцев, Кислинский, Лушпин, Петрова

МПК: G06F 7/38

Метки: арифметическое, однотактное, цифровое

...многорядный код, образованный частичными произведениями, в двухрядный код произведения. Двухрядный код произведения с выхода преобразователя 8 поступает через коммутаторы 14 в старшую часть 11 сумматора 9, который преобразует двухрядный код произведения в одцорядный. Готовое произведение поступает в регистры 3 и 4. Умножение чисел малого форматаВ каждом из регистров 1 и 2 располагается столько чисел малого формата, сколько имеется блоков 7. В каждом блоке 7 перемножается одна пара сомножителей малого формата, поступающих из регистров 1 и 2.Таким образом, по одной команде одновременно выполняется столько независимых операций умножения, сколько имеется блоков 7. Произведение с выхода каждого блока 7 в однорядном или двухрядном коде...