Арифметическое устройство последовательного

О П И С А Н И Е 387361ИЗОБРЕТЕНИЯК АВТОРСИСМУ СВИДЕТЕЛЬСТВУ Союз Советслии Соцналистнческни РеслублниЗависимое от авт. свидетельства МоЗаявлено 28.1.1966 ( 1061543/18-24) М, Кл. 66617 исоединением заявки М риорптетпубликовано 21.71,1973, Б оллетень Ме 2ата опубликования описания 28.1 Х.1973 Комитет ло делаМ изобретений и отирыти лри Совете 3 Инннстров СССРХ. Ботвинник аявитель РИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯИзобретение может использоватсья:в вычислительных машинах последовательного действия, работающих,в асинхронном режиИзвестно арифметическое устроиство последовательного действия, содержащее одноразрядный сумматор, элементы памяти, подключенные к выходу и входу переноса одноразрядного сумматора, распределитель тактовых импульсов и логические элементы. Однако для обслуживания памяти хранения переносов необходимо производить стирание сигнала переноса, возникшего при сложении предыдущих разрядов, и запись вновь, возникшего сигнала переноса после того, как произошло сложение очередных разрядов на одноразрядном сумматоре. Таким образом, при сложении очередных разрядов в каждый момент их поступления реализуются три операции: суммирование, сброс памяти хранения переноса и запись в эту память вновь возникшего переноса. Быстродействие этого устройства ограничивается наличием операций над памятью хранения переноса (сброс, запись).Предлагаемое устройство отличается тем, что в нем выход переносов одноразрядного сумматора подключен к первым входам входных элементов И, вторые входы которых подключены соответственно к,первому, второму:и третьему выходам распределителя тактовых импульсов, а выходы подключены к входам записи элементов памяти, входы сбросапервого, второго и третьего элементов памяти5 подключены соответственно к третьему, первому и второму выходам распределителя тактовых импульсов, выходы элементов памятиподключены к перовым входам выходных элементов Ивторые входы которых подключе 10 ны соответственно ко второму, третьему и первому выходам распределителя тактовых импульсов, а выходы соединены со входом переноса одноразрядного сумматора.Это позволяет повысить быстродействие уст 15 ройства,На чертеже изображена блок-схема предлагаемого устройстваУстройство содержит одноразрядный сумматор 1, распределитель 2 тактовых импуль 20 сов, логические элементы И 3, 4 и 5, элементы памяти 6, 7 и 8, выходные логические элементы И 9, 10 и 11.Разряды слагаемых подаются на вход одноразрядного сумматора. Тактовый импульс, со 25 провождающий сигналы разрядов слагаемых,поступает на вход распределителя тактовыхимпульсов, на первом входе которого возникает сигнал управления. Этим сигналом производится ввод переноса, возникшего от сло" 387361 Предмет изобретения Составитель М. Коновалов Техред Т. КурилкоКорректор С. Сатагулова Редактор 3. Твердохлебова Заказ 26347 Изд. М 733 Тираж 647 ПодписноеЦН 111 ПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, М(-35, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 жения предыдущих разрядов, через логический элемент И д в элемент б памяти, сброс элемента 7 памяти и вывод содержимого элемента 8 памяти через логический элемент И 11. С приходом сигналов очередных разрядов слагаемых и тактового импульса из распределителя тактовых импульсов сигнал управления со второго выхода, который подключает элемент б памяти к входу переноса одноразрядного сумматора 1, открывает элемент 7 памяти на запись переноса и производит сброс элемента 8 памяти. С приходом третьего тактового импульса и сигналов очередных разрядов слагаемых на распределитель тактовых импульсов вырабатывается сигнал управления на третьем выходе, сбрасывающий элемент б памяти, Зтим сигналом производится запись в элемент 8 памяти и выход содержимого элемента 7 памяти на вход переноса одноразрядного сумматора 1. С приходом очередного тактового импульса и сигналов разрядов сигнал разрешения распределителя тактовых импульсов снова возникает на первом входе, и цикл раооты повторяется. Арифметическое устройство последовательного действия, содержащее одноразрядный 5 сумматор, элементы памяти, подключенные квыходу н входу переноса одноразрядного сумматора, распределитель тактовых импульсов и логические элементы, отличаюЩееся тем, что, с целью повышения быстродействия уст ройства, в нем выход переносов одноразрядного сумматора подключен к первым входам входных элементов И, вторые входы которых подключены соответственно к первому, второму и третьему выходам распределителя 15 тактовых импульсов, а выходы подключены квходам записи элементов памяти, входы сброса первого, второго и третьего элементов памяти подключены соответственно к третьему, первому и второму выходам распределителя 20 тактовых импульсов, выходы элементов памяти подключены к первым входам выходных элементов И, вторые входы которых подключены соответственно ко второму, третьему и первому выходам распределителя так товых импульсов, а выходы соединены со входом переноса одноразрядного сумматора,