Арифметическое устройство в системе остаточных классов

Номер патента: 997034

Опубликовано: 15.02.1983

Автор: Протченко

МПК: G06F 7/552

Метки: вычисления, двух, квадратного, квадратов, корня, суммы, чисел

...и сумматор, причем цервые и вторые входыкоммутатора подключены соответственно ко входным шинам величин х и у,. авыход - ко входу сумматора. Циклвычислений состоит из девяти тактов,задаваемых управляющими сигналами,Формируемыми с помощью распределителя импульсов. Операции вычитания,сдвига и сложения кодов выполняютсяпоследовательно, причем используется одна схема сувещрования, что связано с усложнением .схемы управления и коммутации, а также с необходимостью запоминаниярезультатов 2.Недостатками этоявляются повышеннаятуры и относительнодействие, которые яем последовательнойпроцесса вычисленийния определяется выр где Г - время выполнения однойоперации суьвщрования чисел;Ч - время записи одного числав сумматор или регистр;Сина - время...

Номер патента: 1238065

Опубликовано: 15.06.1986

Авторы: Ваврук, Захарко, Мельник, Москаленко, Цмоць

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...ь,й1-1Устройство работает следующим образом.На входы схемы 7 сравнения подаются коды положительных входных чисел. Сигнал с выхода блока сравнения разрешает прохождение кода большего числа на выход первого коммутатора 8 и меньшего числа на выход второго коммутатора 9. Сигналом по входу 3 эти числа записываются в первый 10 и второй 11 ре 25 30 35 40 45 50 55 гистры; - разрядный результат деленияс выхода делителя 14 представляетсобой номер подынтервала, которыйзаписывается в третий регистр 12,В блоке памяти коэффициентов хранятся частичные суммы выражения (2)для всех диапазонов. В каждой итерации вычислений выполняется следующая операция: сдвиг содержимогопервого 10 и второго 11 регистроввправо на Р разрядов, сложениесдвинутого содержимого...

Номер патента: 769538

Опубликовано: 07.10.1980

Авторы: Арцатбанов, Гречишников, Телековец

МПК: G06F 7/50

Метки: двоичной, избыточной, системе, сложения, счисления, чисел

...значений входных аргументов, а первая группа входов второго двоичного сумматора 2 соединена с шинами 7 положительных значений входных аргументов. Вторые группы входов первого и второго двоичных сумматоров 1 и 2 соединены с выходами т - 2 младших разрядов соответственно первого и второго регистров задержки 3 и 4, Выходы старших (т - 1)-ых разрядов первого и второго регистров задержки 3 и 4 подключены соответственно к третьему и четвертому входам последователь,ного сумматора 5 в избыточной двоичной системе счисления, первый и второй входы которого соединены с выходами старших т разрядов соответственно первого и второго двоичных сумматоров 1 и 2. Выходы последовательного сумматора в избыточной двоичной системе счисления 5...

Номер патента: 1310809

Опубликовано: 15.05.1987

Авторы: Никифоров, Ушаков

МПК: G06F 7/50, H03K 23/00

Метки: основанием, переменным, системы, сложения, счисления, чисел

...4 записывают результатсуммирования накопителя с числомА+Р, триггер 61 переключается в состояние "0", мультиплексоры 2 вновьначинают пропускать на выходы информацию со своих первых входов, процесс заполнения емкости памяти устройства с постоянным приращением,равным числу А, восстанавливается средняя частота заполнения двоичногонакопителя равнат А (2 Р. тАМ где Г - частота следования тактовыхтимпульсов.В частном случае при Р = О значение модуля равно величине емкости 4 п-разрядного устройства с модулем4 В двоично-десятичной системе счисления на вход 9 подан сигнал "1", коммутаторы 5, 5, блокируют сиг3 1310 нал, формируемый на их вторых входах, и пропускают сигналы, поступающие на их первые входы с выходов 2323...

Номер патента: 1714590

Опубликовано: 23.02.1992

Авторы: Дудыкевич, Максимович

МПК: G06F 7/50

Метки: основанием, переменным, системы, сложения, счисления, чисел

...чисел Формационных входах их вторых групп,с переменным основанием системы счис- т.е. коду на разрядных выхрдах суммаления. торов 1 -1 лТаким образом, при наУстройство состоит из комбинацион личии уровня логического "0" на выных сумматоров 1 -1 л, коммутаторов ходе переноса сумматора 1 л комбина 2 -2, групп 3 -Зл элементов И, ционные сумматоры 1 -1 и регистрыкомбинационных сумматоров 4-4 п, ре -5 л образуют единый 4 и-разрядныйгистров 5-5, инФормационной шины двоичный накапливающий сумматор,6, шины 7 управления модулем, входа ЗО процесс приращения инФормации в ко 8,выбора системы счисления, тактово- тором на величину входного числа Аго входа 9 и выходной шины 10, происходит синхронно с приходом такУстройство работает следующим об- товых...