Цифровое арифметическое устройство

ОП ИСАНИЕ ИЗОБ РЕ ТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ17 О 213 Союз СоветскихСоциа лист ицескихРеспублик тв Кл, 42 пт, 140 з аявл осударствеиныимитет по деламизобретений.открытий СССР Приоритет К 681.14(088.8) 09.1 Ч.1965,Опублико М 8 л Ч.1965 Авторизобретен аявител РОВОЕ АРИФМЕТ ЕС РОЙСТВО 2 Подписная группа174 висимое от авт. свидетель ено 25,Ч 11963 ( 84присоединением заявки М Дата опубликования описа Известны цифровые арифметические устройства параллельного действия, содержащие регистр множимого (делителя) со сдвигом в сторону младших разрядов, регистр множителя (частного) со сдвигом в сторону старших разрядов, сумматор с дополнительными разрядами со сдвигом в сторону старших разрядов, устройство местного управления, счетчик сдвигов и клапаны передачи слагаемого в сумматор.10Предложенное устройство отличается от известных тем, что оно снабжено схемой сдвига информации О или 1 из младшего разряда регистра множимого в младший разряд регистра множителя и преобразователь кода счетчика сдвигов, причем выходы преобразователя кода соединены с входами клапанов передачи слагаемого в дополнительные разряды сумматора, а другие входы указанных клапанов соединены с выходами соответствую щих триггеров младших разрядов регистра множителя. Это позволяет уменьшить оборудование и повысить надежность устройства,На чертеже приведена блок-схема предложенного устройства.25Устройство содержит регистр 1 множимого (делителя), регистр 2 множителя (частного), сумматор 3, устройство 4 местного управления, клапаны 5 передачи слагаемого в сумматор, счетчик б сдвигов, схему 7 сдвига из З 0 младшего разряда регистра 1 множимого в младший разряд регистра 2 множителя и преобразователь 8 кода, преобразующий код счетчика б сдвигов, например двоичный, в код управления клапанами передачи младших разрядов слагаемого (частичного произведения) из младших разрядов регистра 2 множителя в дополнительные разряды сумматора 3.Схема 7 сдвига позволяет передать и расположить разряды частичных произведений, образующихся при сдвигах множимого вправо, в освобождающиеся при сдвигах множителя влево разряды регистра 2, что позволяет экономить оборудование (за направление вправо принято направление от старших разрядов к младшим).При выполнении операции умножения сдвиг в регистре 1 и регистре 2 происходит одновременно, множимое сдвигается вправо, образующиеся при этом младшие разряды частичных произведений последовательно поступают в триггеры младших разрядов регистра 2 и в такте сложения, следующем после такта сдвига, частичное произведение передается в сумматор 3 из регистра 1 и триггеров младших разрядов регистра 2.Для исключения передачи в сумматор разрядов множителя клапаны 5 передачи слагаемых в дополнительные разряды сумматора 3 открываются не одновременно, а после каж дого такта сдвига, К числу открываемых в такте сложения клапанов б прибавляется следующий по порядку клапан 5 передачи в соответствующий дополнительный разряд сумматора 3.При операции деления делитель располагается в регистре 1, делимое - в сумматоре 3, а частное образуется в регистре 2. Делимое и частное в соответствующих тактах сдвигаются влево.Применение вместо дополнительных триггеров в регистре 1, преобразователя 8 кода, содержащего логические элементы И, ИЛИ и инверторы на выходе (на чертеже не указаны), повышает надежность устройства, так как вероятность сбоев указанных элементов преобразователя 8 кода ниже, чем вероятность сбоев триггера.Предмет изобретенияЦифровое арифметическое устройство паралельного действия, содержащее регистр мно 17 О 2134жимого (делителя) со сдвигом в сторону младших разрядов, регистр множителя (частного) со сдвигом в сторону старших разрядов, сумматор с дополнительными раз 5 рядами со сдвигом в сторону старшихразрядов, устройство местного управления, счетчик сдвигов и клапаны передачи слагаемого в сумматор, отличающееся тем, что, с целью экономии оборудования и повышения 10 надежности, оно содержит схему сдвигаинформации (О или 1) из младшего разряда регистра множимого в младший разряд регистра множителя и преобразователь кода 15 счетчика сдвигов, причем выходы преобразователя кода соединены с входами клапанов передачи слагаемого в дополнительные разряды сумматора, а другие входы указанных клапанов соединены с выходами соответствующих триггеров младших разрядов регистра множителя.Составитель Л. ЗахароваРедактор П. Шлаин Техред А. А. Камышникова Корректор О. Б. ТюринаЗаказ 899/4 Тираж 950 Формат бум, 60 Х 901/в Объем 0,21 изд. л, Цена 5 коп. ЦНИИГ 1 И Государственного комитета по делам изобретений и открытий СССР Москва, Центр, пр. Серова, д, 4Типография, пр, Сапунова, 2