Арифметическое устройство для цифровой вычислительной машины

Номер патента: 302718

Опубликовано: 01.01.1971

Авторы: Бадаев, Зобретёни, Патушинска, Фредгейм

МПК: G06G 5/00

Метки: 302718

...сумматора. Интегратор со держит еледующпе элементы: реле 9, элеменгИЛИ 10, элемент 11 памяти, клапаны 12 и 13 и повторитель 14 со сдвигом. Клапаны 15 и 1 б и задатчик 17 служат для сброса сигнала на О.о Предлагаемый сумматор работает следующим образом.Аналоговый сумматор осуществляет суммирование дискретного во времени входного сигнала путем последовательного суммирова ния его с накопленным предыдущим значегн ием, Сигнал с выхода аналогового сумматора, 1 поступает через узел б памяти па вход алгебраического сумматора 4 и элемента 5 сравнения блока 2 переноса. Если этот сигнал 30 меньше основания разряда, задаваемого задактор оляков Заказ 1628/13 Изд.668 Тираж 473ЦНИИПИ Комитета по делам изобретений и открытий при СовМосква, Ж,...

Номер патента: 469972

Опубликовано: 05.05.1975

Авторы: Качков, Мальцев, Овсянников, Яловега

МПК: G06F 15/16

Метки: данных

...системы. Операция передачи данных начинается по специальной команде, которая задает номер селекторного канала 5 или 6 и внешнего устройства 9 или 10 и при помощи специальных управляющих слов указывает код команды ввода-вывода, счетчик байтов данных, передаваемых по этой операции, и другую управляющую информацию. Селекторные каналы 5 и 6, получив команду, освобождают процессор 1 от управления дальнейшим выполнением операций ввода-вывода.В процессе выполнения операции ввода-вывода в оборудовании селекторных каналов 5 и 6 могут возникать сбои и отказы. Локализация и поиск причины сбоя, ремонт неисправной аппаратуры требует значительных затрат времени, Система обработки данных позволяет, учитывая однородность структуры и режимы...

Номер патента: 612287

Опубликовано: 25.06.1978

Авторы: Белов, Воронин, Исламов, Подунаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...в одну сторону каждого последующего считанного числа отйоснтельно предыдущего иа и, разрядов и т, д, Сумматор 5 предназначен для получения циклических контрольных сумм или сумм по модулю два. Для получения второй, третьей и т. д.контрольных сумм сумматор 5 имеет цепи циклического сдвига, которые управляются блоком 7 задЪния циклов суммирования, Сумматор 5 имеет индикацию, что позволяет производить контроль блока постоянной памяти Э при отсутствии в последнем контрольных констант. Блок 7 задания циклов ЗЗ суммирования предназначен для организациивторого, третьего и последующих циклов суммирования, при которцх вырабатываются импульсы циклического сдвига содержимого сумматора 5 на п, разрядов при втором суммировании, иа пз разрядов прн...

Номер патента: 888213

Опубликовано: 07.12.1981

Авторы: Вербицкий, Зеленина

МПК: G11C 29/00

Метки: блоке, исправления, обнаружения, ошибок, памяти

...в том, что приобнаружении аппаратными средствамиконтроля (например, по числовомумодулю) искажения в считываемом двоичном кодовом слове считываются изгруппы ячеек блока памяти 1, в которых размещен первый блок данных, ипорязрядно суммируются по модулюдва все слова этого блока данных,включая контрольное слово, но заисключением восстанавливаемого слова.При этом каждый разряд контрольногослова представляет собой г,оразрядную сумму по модулю два всех слов,входящих в этот блок данных. Формирование контрольных слов производится заранее аппаратным способом в. процессе функционирования блока памяти (например, для постоянного ЗУконтрольные слова заранее заносятсяв соответствующие ячейки накопителя). Оставшееся на сумматоре словоявляется...

Номер патента: 877622

Опубликовано: 30.10.1981

Авторы: Болдырев, Гойденко, Лихачев, Якушев

МПК: G11C 29/00

Метки: блоков, интегральных, памяти

...сравнения поступает в блок 4 управления, который формирует сигнал "Брак" или "Годен". Всесигналы, формируемые блоком 4 управления, синхронизируются генератором 50 2 сигналов,формирование адреса ячейки проверяемой памяти прокэводится впервом регистре 8 адреса сигналами блока 4 управления согласно алгоритмамвыполняемых программ путем добавления вычитания "единицы" иэ содержимого перваго регистра 8 дадреса или обмена информации со вторым 9, третьим 1 О,7 877622 8емой памяти, затем осуществляетсяпоследовательный перебор ячеек с вы-полнением для каждой из них операции запись единицы - чтение единицы - запись нуля, - чтение нуля, после чего производктся запись фона"единиц" во все ячейки проверяемойпамяти с последующим последовательным...