Арифметическое устройство параллельногодействия
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 240335
Автор: Власов
Текст
240335 О П И С А Н И ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик.ЧПК 6 061 ПриоритстОпубликовано 21,1.1969, Бюллетень М 12 Комитет по делам изобретений и открытн при Совете Министров СССРДК 681.325.5(088. 11.1969 та опубликования описан Авторизобретения М. Власов Заявите ИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПАРАЛЛЕЛЪНО ДЕЙСТВИЯИзвестны арифметические устройства, выполненные на логических элементах и тригге,рах, в которых для,выполнения операций логического сложения, логического умножения, .выдачи кода на числовые шины используются отдельные логические схемы И.Предложенное устройство отличается тем, что выход схемы И, подключенной ко входу установки 0 триггера каждого разряда накапливающего регистра, соединен с входом схемы И, выход которой подключен ко вхо,ду схемы ИЛ 1:1, а выход этой схемы ИЛИ соединен с числовой шинной.Это позволяет сократить объем оборудования арифметического устройства и улучшить его характеристики.На фиг, 1 представлена блок-схема арифметического устройства параллельного действия, где:- накапливающий регистр; П - схема переноса; 1 - схема передачи кода;11 - регисгр слагаемого; Р - схема, выдачи кода на числовые шины; на фиг. 2 - функционалыная схема а-го разряда арифметического устройства, где: 1 - триггер накапливающего ,регистра 1; 2 - триггер регистра слагаемого 117; 3 - 8 - схемы И; 9, 10 - схемы ИЛИ.Рассмотрим работу и-го разряда арифметического устройства при вьиполнении операции выдачи кода из накапливающего регистра на числовые шины. Для выполнения этой операции необходимо,подать на схему И 5 потенциал, разрешающий выдачу кода на числовыс шины ЧШ, и (импульс да кода из репгстра слагаемого 5 в сумматор на схему И 8, Так как в исходном положении триггер 2 приемного регистра слагаемого установлен в нулевое положение, то схема И 8 будет открыта. В том случае, если приемный регистр не установлен в нуле зое положение, то импульсы подаются на схемы И 7 и 8 одновременно. Импульсы с выходов схем И 7, 8 через схему ИЛИ 9 поступают на управляемый счстный вход триг.гера 1 (логические схемы И 3, 1). Если в 15 григгере 1 сохранился код нуля , то импульс,поступивший со схемы 11 Л 11 9, пройдет через схему И 3 на единичный вход триггера 1 и запишет в него код единицы. Так как с выхода схемы 11 4 на вход схемы 11 5 20 пс поступало импульса, то и на числовую шину из рассматриваемого разряда код не вы.давался. В том случае, осли до прихода импульса со схемы ИЛ 11 9 в триггере 1 хранился код единицы, то пмпхльс со схемы 25 ИЛИ 9,поступит через схему И. 4 на нулевой вход этого триггера и на схему И 5 схемы выдачи кода на числовую шину. Другими словами, код единицы, мранящийся в триггере 1, будет выслан на числовую шину. Зо Чтобы сохранить первоначальное значениекода накапливающего регистра, необходимо через схемы И 7 и 8 и схему ИЛИ 9 подать второй импульс, предварительно сняв со схемы И 5 потенциал, разрешающий выдачу кода на числовую шину. Аналогично мосжет быть выдано инверсное значение кода накапливающето регистра. При этом разрешение на выдачу кода необходимо дать на время следования второго такта или выполнить инвертирование регистра заранее,Для вьполнения операции логического умножения необходимо подать импульс на схему И 7 и разрешающий потенциал на схему И 5 (считая, что исходные числа хранятся в,накапливающем регистре и регистре слагаемого в прямых кодах), Результат лотического умножения будет сразу же выдан на числовые шины. По второму. такту, поступающему в ту же цепь (схема И 7, схема ИЛИ 9) происходит второе инвертирование кода накапливающего регистра, тем самым сохраняется исходное значение кода слагаемого,Операция логичеокото умножения кодов двух чисел выполняется следующим образом,( 10110001 первое число, хранящееся в накапливающем регистре 10001101 - второе число, хранящееся в регистреслагаемого 00111100 - код числа в накапливающем регистре10000001 - результат логического умножения10110001 - код числа накаллив а ющего р еги стр а 00000000 - код на числовойшине10001101 в к числа в регистре слагаемого 1 такт ) П такт Предлагаемая схема, позволяет выполнить операцию логического сложения, не вводя в состав успройспва дополнительных логических элементов.Операция логического сложения выполняется следующим образом.Числа для логического сложения хранятся в накапливающем регистре и регистре слагаемого в прямых, кодах, На время следования импульса перьвого такта разрешается выдача как из регистра слагаемого, так и из накапливающего регистра, т, е.,на схему И 5 подается разрешающий потенциал, а,на схему И б - импульс, выдачи кода из регистра слагаемого. Для выдачи кода из накапливающего регистра на схемы И 7 и 8 одновремевно подается импульс, который по цепи: схема ИЛИ 9, схема И 4 (1 в том случае, если в трипгере 1 хранится код единицы), схема И 5, схема ИЛИ 10 передается на числовую шину, По цепи: схема И б, схема ИЛИ 10 на числовую шину поступает в виде импулыса код единицы триггера 2. Такимобразом, на исловой шине будет получен ре.зультат логического сложения двух кодов.Для восстановления исходного кода накапливающего регистра на схемы И 7 и 8 подает ся Второи импульс.,Пример,выполнения операции логическогосложения кодо 10100110 и 000110001.( 101100110 - первое слагаемое,мранящееся в накапливающем регистре000110001 - второе слагаемое,хранящееся в регистре слагаемого 010011001 - код числа в накапливающем регистре101100110 - код числа, выданкый на ЧШ изнакаплдваю щ е г орегиспра 10 1 такт го 000110001 - код числа в регистре слагаемого 000110001 в к числа, выданный из регистраслагаемого на числовые шины 101110111 - код числа, выданный на числовыешины из двух регистров - результат операции логического сложения101100110 - код числ а в н акапливающем ре.гистре000000000 - код числа, выдан.яый на числовуюшину000110001 - код числа регистра слагаемого 30 11 такт 35 4 О 45 Таким образом, предлагаемое устройство надвух логических элементах позволяет выполнить четыре операции, Каждая из рассмотрен,ных операций,выполняется за один такт,Предмет изобретенияАрифметическое устройство параллельногодействия, содержащее накапливающий регистр, реписпр слагаемого, цепи, передачи кодаиз регистра слагаемого,в накапливающий ре 55 гистр, схемы формирования,переносов и цепивыдачи кода, вьпполненные на трипгерах суправляемым счетным входом и логическихэлементах И и ИЛИ, отличающееся тем,что, с целью упрощения, выход схемы И,60 подключенной ко входу установки 0 триггера каждого разряда накапливающего региспра, соединен со входом схемы И, выходкоторой подключен ко,входу схемы ИЛИ,а выход этой схемы ИЛИ соединен с число 65 вой шиной,
СмотретьЗаявка
1208881
Б. М. Власов
МПК / Метки
МПК: G06F 7/38
Метки: арифметическое, параллельногодействия
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/3-240335-arifmeticheskoe-ustrojjstvo-parallelnogodejjstviya.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство параллельногодействия</a>
Предыдущий патент: Устройство для определения нулевого значения знакопеременного сигнала
Следующий патент: Способ измерения функции взаимной корреляции
Случайный патент: Устройство для ввода информации