Арифметическое устройство

О П И С А Н И Е 347758ИЗОБРЕтЕНИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Соииалнстическнк РеспубликЗависимое от авт. свидетельстваЗаявлено 23.1.1970 ( 1397643/18-24с присоединением заявки1. Кл. б 061 7,38 риоритетпубликовано 10.Ч 111.1972. Бюллетеньата опубликования описания 22 Ч 111.192 Комитет по делам бретений н открытий и Совете Министров СССРДК 681 325.5(088 Лвт)ры изобретен Аваев, В изенцев и М. В. Тяпкин Заявите Б 1 Б,т,1 тАРИФМЕТИЧ ЕСКОЕ УСТРОЙСТВО 2диненный с двухрядным суммат торого соединен с триггером око дения результата, единичный в соединен со входом схемы И, ных регистров команд, выход цен со входом устройства уп циями, триггер завершения о вительно содержит дешифратор равляющий триггер и логическ и ИЛИ, второй выход блока б сгров соединен со входом деш раций, выход которого соединен иравляющего триггера, единич подключенного ко второму вход мы И, а нулевым к первому схемы И, выходы первой и вт соединены со входами схемыкоторой соединен со входом три нпя операции,коравпе На чертеже представлена блок-схема предлагаемого ЛУ.Оно содержит двухрядный сумматор 1, входной регистр 2, устройство 8 управления операциями, кодовые шины 4 числа, двухвходовую схему И (триггер) 5, триггер 6 завершения операций, триггер 7 окончания приведения, управляющий триггер 8, дешифратор 9 операций, требующих обязательного оконча. ния приведения, блок 10 буферных регистров Изобретение относится к области вычисли. тельной техники, а именно, к арифметическим устройствам одноадресных вычислительных машин. Известны арифметические устройства (ЛУ), в которых операция сложения выполняется в два этапа: сначала вырабатывается двухрядный код, затем приводятся переносы и получается окончательный однорядный результат.Приведение результата после каждой опера ции обуславливает непроизводительные затраты времени, если в последовательности выполняемых команд встречается несколько следующих друг за другом операций типа сложения, результаты которых не требуется записывать 15 в память.Цель изобретения - повышение быстродействия.Цель достигается введением в схему ЛУ специальных цепей, производящих анализ ти па операции, следующей за выполняемой в данный момент, и разрешающих выполнение следующей операции до окончания приведения результата выполняемой в данный момент операции в однорядный вид, если операция, 25 следующая за выполняемой, не требует представления результата предыдущей в однорядном коде.Для этого предлагаемое арифметическое устройство, содержащее входной регистр, сое ом, выход ко чания привегход которогоблок буферторого соедиления опера- рации, дополопераций, упие схемы И ферных регифратора опесо входом упым выходомпервой схевходу второй рой схем И ИЛИ, выходгера заверше347758 Составитель И, Долгушева Текред Б. Борисова Корректор Г. Запорожец Редактор И. Орлова Заказ 2585/12 Изд. Ма 126 Тираж 406 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2 предварительной выработки команд, двухвходовую схему И 11, схему ИЛИ 12,Работает арифметическое устройство следующим образом.Если за выполняемой в данный момент операцией следует записанная в буферных регистрах 10 арифметическая операция над содержимым сумматора и новым операндом, то эта операция начинается до начала приведения результата выполняемой в данный момент операции, причем эта следующая операция производится над новым операндом и резуль. татом предыдущей операции, представленным в двухрядном коде.При получении результата текущей операции в двухрядном коде устройство 8 разре. шает дешифрацию следующей операции, Если следующая операция требует обязательного приведения (например, операция Запись, для которой число должно быть представлено в однорядном коде), то триггер 8 устанавливается в положение 1 и дальнейшее выполнение операции происходит так же, как в известном устройстве.Если вслед за выполняемой следует арифметическая операция типа сложения (вычитания), то триггер 8 остаегся в состоянии 0, разрешая через схемы 11 и 12 установку в 1 триггера б и начало следующей операции до окончания приведения результата предыдущей,5 Предмет изобретения Арифметическое устройство, содержащеевходной регистр, соединенный с двухряднымсумматором, выход которого соединен с триг 10 гером окончания приведения результата, единичный выход которого соединен со входомсхемы И, блок буферных регистров команд,выход которого соединен со входом устройства управления операциями, триггер завер 15 щения операции, отгичаащееся тем, что, сцелью повышения быстродействия, ено дополнительно содержит дешифратор операций, управляющий триггер и логические схемы И иИЛИ, второй выход блока буферных реги 20 стров соединен со входом дешифратора операций, выход которого соединен со входомуправляющего триггера, единичным выходомподключенного ко второму входу первой схемы И, а нулевьиг к первому входу второй25 схемы И, выходы первой и второй схем Исоединены со входами схемы ИЛИ, выходкоторой соединен со входом триггера завершения операции,