Матричное арифметическое устройство

О П-.ЙС:.А",Н И Е ИЗОБРЕТЕНИЯ Сооз Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства М Кл, 42 и, 7/38 аявлено 21,. 968 ( 1220063/18-24) присоединением заявки М К С 06 Комитет по деламобретеиий и открытири Совете МииистровСССР риоритет УД 1", 681.325.5(088.8) Опубликовано 03,11,1969 плетень Дата опубликования описания 27 Л 1.1 Лвторыизобретени Прангишвили и Н. О. Шаипови и телемеханики (технической кибернети аявител нститут автомат АТРИЧНОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Предложение относится к области вычислительной техники,Известно матричное арифметическое устройство, выполненное на модулях, соединенных каналами связи со своими четырьмя соседями. Однако это устройство проводит арифметические операции последовательно поразрядно, что увеличивает время выполнения арифметической операции.Предлокенное матричное арифметическое устройство отличается тем, что каждая ячейка матрицы состоит из и-разрядных сумматоров и одного выходного п-разрядного преобразователя полярности числа, соединенных каскадно- поразрядно, причем каждая из ячеек матрицы связана четырьмя информационными каналами с соседними ячейками и входным каналом с оперативным запоминающим устройством ОЗУ). Быстродействие при выполнении операции умножения повышается благодаря введеншо дешифратора умножения-дешифратора постоянного сдвига, выходы которого служат управляющими входами вентилей, связанных с ОЗУ. При операции деления - благодаря наличию дешифратора деления, состоящего из логических комбинационных схем ввода взвешенного делителя и передачи промежуточного результата, соответствующих каждой линейке матрицы, и схемы масштабирования делителя, содержащей схему автоматического сдвига числа, схему определения масштаоных коэффициентьв, дешифратор постоянного сдвига, логичесю 1 е Озбииационнье схемы связан 1 Одной группой входов с я ейахи матрицы, а 5 другои группой входов - с выходами дешифратора постоянного сдвига, подключены также к стройств автомагического сдвига ис,а, входами которого служат выходы 5 чеек хатрицы, соедииенны.кро:,е того, со схемой оп рсделения масштабного коэффициента, Выходы последнего, а также вторая группа выходов логи еских комбшациоииых схем через выходной дешифратор образуют выходы, соответствующис результатам делец ииВ предложеииОх хатри 1 ном арифметическом устройстве погышение быстродействия достигается за сет использования свойств отрицательной системы счислеия. В связи с тем, что при сложеии двух чисел в систсхс счисления с основанием ( - ) перенос из младшего разряда в старший иост двойственный характер, т. е. е;внииа переноса аожет быть ка субстрактивиой, так и аддитивной, в сумматоре имеют место два типа переносоь - л бст рактивный и аддитивный.11 а фиг. 1 поазана пршципиальная схемаописываемого устройства; иа фиг. 2 - функциональная схема ячейки матрицы; иа фиг. Я - схема дешифратора умножения; на фиг. 4 - 30 один из возможны.; вариантов комоинациоиио 236(55го утрой(тва управленц дслеццсм; на фцг. ) црсдставлепа логисская схема для передачи промежуточных результатов и ввода взвешенного делителя; ца фцг.- схема автоматического сдвига делителя и на фцг. 7 - схема оп рсдсле)пя масштабного коэффициента.Мятричцое аоифметцчсское устройство выполнео ца ячейках 1 (сумматорах-вычитатслях)связанц,х лежд, сооой посрсдствол 1 л)очсй 2 и 2, которые слу)кат Для изл 1 сисниЯ рЯ 3- 10 рядцости сумматоров в линейку и могут выбираться координатным способом.Сумматор-вычитатсль представляет собой четыре г-разрядных сумматора 8 и один и-разрядный преобразователь 4 полярности числа, 15 ГОСДЦЦЕППЫС Кс)СК 2 ДЦО-ПОРс 13 Р 51 ДНО, П.РЯЗР 5 ДЦЬ 1 Й ГЛ 1 Л сТО), ЦЯХОД 5 ПЦИЙСЯ Б ПСРВОЪ 1 Р 5)ДУ, СРСЗ ЛИРс 1 БЛ 5 ЦОЦИЕ КЛЮЧИ д И б СОЕДИНи С О:)л (Входы 7) и с нижней соседней ячейкой матр;щы (входы 8). Соответственно входы 9, 20 10, 1 сумматоров второго, третьего и четвертого рядов связаны через ключи 2 с левой, правой ц верхней соседили ячсцками матрицы. 1 исло с выхода верхнего сумматора как ц( цогрс,г) 1)сицо, так и через преобразователь 25 ПО/ярцОСП 110(.ТМПс(СТ 312 ЧСТЫре П,-разр 5 Д)ЫХ клОчя 12, 1), 14. 12, (Оотвстствлюцих чстырсл) цяцрявлсц)ям связи с (огедцими лч(цкамц, ( ХСЛ) П.РЗР 5 ДЦОГО КЛ)ОЧс 1 ГО;РЖИ) 1 ОГЦ(- ( кцс элслг)гы И 16 и 11 Е 17. ЛОВ зявисцмогт ) от зцач(нця управляющего цгиа,) ис 1 Входа; 18 - 21 цол; ч)с.5 чцг/)О ир 5)лО) и;)ц ОоратнОЙ полярцости.Расцоложеци преобразователя полярности це ца входе, а ца выходе ячейки цоз)оляс) 35 ооойтись одим прсобразователсл я Бгс ч- тырс направления..7 л 5) тогО, Тобы )аж;ЯЯ яч(.Йка О и)родиОЙ лагрццы ОдпОВрелснпо лОГЛЯ прин 51 ь числя, иад 1(ютор 1,)ли оца произВОДП Операцию (ло ЖСИЦ 51 ЦЛИ БЬ)ИТЯЦИЯ, ОТ 0;.иОЙ И,1 И ИЕГКО;ПКЦХ (ОГС;ИЦХ Я)С(.К, с 1 ТЯ 10)1(С ЧИСЯс ИЗ 03) ПГ- обходпмы пять управляющих сц)ч)алов, поступающих цз устройства управления. Дгя выдачи шссл люоой полярности к одной илц нс сколькцъ соседиъ ячеЙкял треоу 10 т 51 чстырс управляющих сигнала, идущих также из уст ,)ОЙстВЯ уг)рявлсция. Если прип 5 Ть, что лсждл/ ;Блул 5) соседНл)и ячейками лятриц),1 одцовремеццо мо)кет существовать только о иосто РОПЦЯЯ СБ 5 ЗЬ Т.) СИГНЯЛЫ ИЗ СТРОЙСТБЯ ЛПРЯБ;1 сцц) до,жцы ПОСТЛ пять только ця одц нз 7 БЛух гв 513 яицых 51 еск, )то с 014 ряцяст коли 1 егтВО ЦцфОРЛ аспцц ЦЦЦ)ИЕООХОДИЛ 10 Ц;Ля И- равленил к)жДОЙ 5 ейкОЙ. Такил Ооразом, Б 55 прсдложснпом устройггВС ОоеспсчиБаетс 51 тр(. - ОЛЕЛЯ 51 3)СРССТРОИКЯ СБ 513 И МС)КДУ ЯЧЕЙКЯЛ 1 И чем достц) ас 1 ся высшая степень гибкости решен ил Бы шслцтельных з адач.Т 1 овыценс гиокостн и точности решения за дач в ряде случаев может быть достигнуто за счет нзленения (увелчения) в машине разрядности суллятора. Предложенная решающая матрица принципиально позволяет по необходимости увели шть разрядность сумматора 65 ца число, ка)пое /.,1 л 5) этого дог)аточ; обьединцть .1 ва цлц болшш сумматори) Б,цнейку плт(.м гоедццепи 51 1 ерс;с 1,лн)и всех )3- ходов перНога одного сул)л)атора го Вход)л) ) переносов другого гумматора,Тякил 1 Ооразол 1, каждая ячейка рси)210)цг) лятрицы лОжет Выполцять Операции с/)ожец:5) или вычцтацця ли и то, и друго. одцовремсцно максимум над четырьмя числами, полупя)ощил 1 и ПЗ трсх сосе;1 их я)сск и из О ,), и вы/)авать результат в любой полярцосп одпо нли всем четырем сосе цим ячейкам.Решающая матрица размером М = //г/ л чсск ложет Одноврслеицо складывать н,): Сычцтать максимум Лс=г/+-2(пг- - ) и) гел, Г:с /и - шсло лчсск в строке, а /. - в столоце.,7),лсл ВЫЦО;Ц 1 ЕИЦ 5 ОПСРЯЦИИ УЛ 1 ИОЖСЦЦЯ И 1 СС/) решающую /матрицу цеобхо/имо сцабдить спсцнальцыл дешцфратором (см. фцг. 3), осуцсСТВЛЯ 10 ЩИЛ СДВИ) ПРОМЕЖУТОЧ)ЫХ РЕЗМЛЬЯТОБ умножения. 1-1 а одпи зходы 22 дешифратора подясся множ:лое, я ца др;гие 28 - лПО:китель, ВьХоды с каждо 0 (одого) р 5)да 24- 28 дешифратора подаются ца входы ОЗУ соо- ВСТГТЗУ 10 ЦГИ 51)Ей Кц МЯТРИЦЫ. Та КЯК Кс 1 ЖДЫЙ ИОГ СДЛОЦцй РЛЕЦ)пфРс)т/РЯ (,ВЦ 1 Я(.1 (3/130) ЛЦОЖЦ;О(. Цс 03 и РЯСР 5;), ЦГ/;)св/7 ТО; 51 ).; л л ) 0 ж г )5) ) от ) г б лг т г 5 //1 =- 2ячсск, КЯ)кдя 51 )2 и-ряз;)ядцьх )игел. Еглц;)я;о умножить двя и-разрядных числа црц цалцчцц п-разрядных я еск в матрице, то необход- мо црц полощц электронных кНочей цопаро обьс,цц)гь Ячейги в ряды так, чтобы обьсдицсцны (укрунспцыс) ячейки могли Богцрцнцмать 2 /1-)азр 51,пь)х чисел (г.)о 3).Очевидно, цри цалцчш 5 егкольких идс:)- тцчных дсшифраторов ц соотвстт)уоших ил ЛУс)ЯСКОВ Л 12 ТРИЧЦОГО ПОЛ 5) ВОЗЛ 0)КИО ПЯРЯ;1 ЛСЛЬ- цое л 1 ноженце Нескольких пяр чисел. Причсл ца свободных участках поля одновременно МОЖНО ПРОИЗВОДИТЬ ОПС,)ЯППИ С 10 ЖЕЦИ 51 Ц ВЫ- чтация как над результатами произведений, тяк ц цяд другпмц числами. При достаточном размере поля можно выполнить за один такт любого вида арифметическую формулу, содержадую Б геос как сложение, Бычиание, так и умножспцс над любыми чцглалц, например- . /). /г+ е/,11 ацболее сложной, с точки зрения рсасшзяцш, является операция дслецця. Ллгоритл) дс 1 енц 51 В прин ципс треоует НООкрятиОЙ пода. чи промсжуто ПСх операнд, масцтабировация ц ацялиза полярности операид и т. д., что обл словлнвяст свслнченне Бремепи Выполнецця делсцця ц аппаратурных затрат. Очевидно, за счет усложнения устройства деления л)о)кно сократить время выполнения деления. Минимальное время (один такт) деления двух чисел можно получить с помощью комбинационноцсхемы делеця. Т(кя 5 комбинационная схема ;1 олжз обссиси анализ масштабных коэффшц(и ав авгомати(еское измеение вели- ЧИПЫ ЭГЦХ КаэффццсТОВ, ЯНЗ,ЧИЗ ИОГ 15 РЦ)СИ С(х опера:ДОБ и дспПфрацию результата дс- ,1 ЕИ ЦЯ.Схема уиравлсц 5 деленем, изображенная цз ф г. 4, содержит дешифратор постоянного сдига 29, логические комбинационные схемы 30 (см, фиг. 5) для ввода взвешенного делителя и передачи промежуточного результата, выходной дешифратор 3, схему 32 определения масипабцого коэффициента и схему 33 автоматического сдвига.При делении ячейки матрицы однородного арифметического устройства настраиваются так, что образуют вертикальные (пли горизоцтальныс) линеики, изолированные друг от друга. Каждая линейка связывается в одном направлении с соседней линейкой при помощи одинаковых логических комбинационных схем 30, служащих для передачи промежуточных результатов из левой линейк 1 в правую. К;)оме того, каждая линейка через эту же логическую комоинационную (ЛКС) схему связана с комбциаццонцой схемой масштабирования. Логическая схема 30, наряду с элементами И (34 и 35), (ИЛИ (3 б), НЕ (37) содержит устройство 38, сравнивающее полярность чисел (УСП), реализующее функцию неравнозначности и определяющее совпадение полярностей проме;куточного делимого н взвешенного (масштабираванного) делителя. Количество УСП дй линейки определяетколичество повторений одного ц того жс зЯсц(- табного коэффициента в процессе деления. При помощи УСП определяется и выполняется требуемое изменение масштабного коэффцциецта делителя и передача промежуточного результата деления в соответствуюгцую линейку для выполнения операции деления с другим коэффициентом.Сигналы от УСП через элемент ИЛИ 3 б поступают на схему масштабирования следующей линейки, которая формирует делитель с соответствующим масштаоом. Если полярность операнд (промежуточного делимого и взвешенного делителя), поступающих нз вход УСП данной линейки) не совпадают, та сигнал от УСП исксиочает масштабный коэффициент соответствуОшей линейки и переключает схему иа выбор следующей линейки и масштабного коэффициента. Такиз образом, в процессе деления автоматически выбираются такие масштабные коэффициенты для делителя, которые обеспсчиваот необходимость всегда только в Опсрацях вычитания между промежуточными делимым, и вззешенными делителями. Эта, со своей стороны, обус,товливает для получения результата деления необходимость выалися только операции сложения цад получснцыми масптабнымц коэффициентами. На вхо;1 схемы масштабирования подается делитель. Схема определяет все масштабные коэффицц. сты в зависимости от разрядности делителя.Ввиду того, что зежду промежуточиы, 1 дс 111 и 151 и Б,)Бсшс)1;1 ы.)1;1 .1051:11 с(11)1 в 1110,151- сгс 51 опера)11 я то,п,ко Бы(игз 1 я, та со схем 1 ЗСИ(1 ЗОИ РОГЗ Н И)1 1 КБСИ 10110 ДСЦ 1 051 ИОС ГМ.и(110 т цз входы са 01 с ГООН 1 х 511 сск 1 с 1)(15 ирсобра оватсли 1 цас 5)Па( .1.ХСМЗ )ЗСЦ 1 Т(10 Р 0111 И 51 ( О(. 1011 Г .1 ( Х(.)1 Ы33 автомат;сс,ога сдвига ( 11 сл(1) Делителя (см. фиг, 6), где )9 - элемент 11, 10 1 П 11: 41 - 11 Е, которая Од щссгвляс Г 10 сдв;1 г числа в крайнее лсвас наложение длявыполнения указа:1; ага алгоритма делеи и из схсмь( 32 )Оирслслсц 5 Бсличцны г)(1 сНтзбного коэфф:циентя (сз. фиг. 7), где 12 -- элсме;т НЕ, з 1) -- 11, а также из:1 сшифрзтора постоянного сдвига, анзлопчнаго дешифратор; 5 50)кс:(ия (.О входами )сзтораго соединены выходы схсмы 30 и выходного дсш:фрзтора 31, собира ощсго сигналы с выхода схем 33 и 30.20Предмет изобрстсцця1. МатргНое арифметическое устрой сБо,состоящее из ячеек - сумматоров - вычитатслей, с оперзтив:ым запомШающим устройством и устройством управления, от.гггцгогггсссятем, что, с целью повышения бьСтраде)ств гя иупощсния устрой" тБЗ, каждая ячей 1):3 11 ят)ицы состоит из гг-разрядых сумматоров и одио 30го выходного г- )азрядного прсоарззовзтеляполярности числя, соединенных каскадна-поразрядно, п 1 тичс 1 каждая из 51(сс 1. хгятриц 1связана с соседи.(ми ячейками с помощью четырех информациоццьх каналов и с оперативным запоминающим устройством с помощью35входного канала,2. Устройства па п. 1, от.ггггсггосг)с(ся тез 1, чта,с целью повышеия быстродействия при Бы.полнении операции умножения, в него введенДСШцфРЯТОР УМ 051 ЕНИЯ - ДЕШИфРЯТОР ПО 40стояного сдв;(га выходы которого служат управляющ;ми входамц всцтцс 011, связан 1,)х соперативным запоминающим устройством.3. Устройство цо п. 1 от.ггггсгющсвсч тем,45 что, с целью повышения быстродейстьия привыполнении операции деления, в него Бвсдец;(ешифратор делегшя, состоящий из лагичсс и:); ка:5 би)Зцианпых схем вводя взвсшеногаделителя и передачи промежуточного резуль 50 1 атя, соотвстств 10 щих кз;)кдаи лицеике 1 ят:)ицы, и схемы масштзбировагця делителя, содержащей схему автоматического сдвига чис.ла, схему опредслсция масштабных каэфф)1 цисцтов, дешифратор постоянного сдвцга; ло 55 п(ческие комбинациогп)ыс схемы связаны адай группой входов с ячейкам матрицы, адзугой группой входов - с выходами дсшифРЗТОРЯ ПОСТОЯ 010 СДБИГЯ, НОДК,110 С 111 ГЗКЖСк устройству явтомапяеского сдвига шслз,60 входами которого служат выходы 5)чсск мзтри 1 ы, соединенных, кроме того, са схемой опрс:1 сления мзсштяОНОГО 1)ОэффицисГЗ, прис1 ЫХОДЫ ПОСГ 1( ",.1 С 1 О, Я ТЗКжС ВТОРЗ 51 ГР)И)11 БЫХОДОВ ЛОГИЕСК:Х КоОЦНЗЦИОЦНЫХ СХСМ 1 СРСЗ65 гыходной деш)фратор образу;от выходы соответствующие результатам деления.Состав;пель И. Н. Горелова Рсиактор Е. А. Кречетова Текред Т. П. Курилко Корректор 3, И, Чванкина Заказ 1174,17 Тираж 180 ПолпцсносЦНИИПИ Комитета по делам изобретений и открытий ири Совете .т 1 инистров СССРЛ 1 осква, 11 сиср, ир Серова, д. 4Тииогра(рии, пр. Сапсновд, 2