Архив за 1980 год

Номер патента: 744560

Опубликовано: 30.06.1980

Автор: Хаскин

МПК: G06F 7/38

Метки: вычисления, логарифма

...входам третьего 21 и четвертого 23 элементов И, Один из входов третьегоэлемента И 21 соединен со вторым входомблока 1 управления, а выход соединен с четвертым выходом блока 1 управления и входомчетвертого элемента НЕ 22, выход которого 4 а/соединен с соответствующим входом четвертогоэлемента И 23, выход которого соединен спятым выходом блока 1 управления, а одиниз входов соединен с первым входом блока 1управления, 45Блок 2 сдвига состоит из пяти рядов элементов И 24 и четырех элементов ИЛИ 25,причем каждый к-ый ряд схем И 24 содержит5-к элементов И 24, при этом первые входыэлементов И 24 в каждом ряду объединены исоединены с к-ым управляющим входом блока2 сдвига, Вторые входы элементов И 24,имеющих одинаковый м.ый номер, считая...

Номер патента: 744561

Опубликовано: 30.06.1980

Автор: Боюн

МПК: G06F 7/38

Метки: выделения, значащего, разряда

...Подписное НПО Поиск Государственного комитета СССР по делам изобретений и открытий 113035, Москва, К, Раушская наб д, 4/5апунова ипографи 8 устройства, вход 9 начального значения устройства и информационный вход 10,Вход 10, по которому поступает последовательный код, соединен с единичным входом триггера 1, установочный вход 6 - с 5 нулевым входом триггера 1. Нулевой выход триггера 1 соединен с управляющим входом элемента И 2, тактирующий вход 7 через элемент И 2 - со счетным входом счетчика 4. Единичный выход триггера 1 через 10 элемент 3 задержки связан с управляющими входами элементов И 5, начального значения вход 9 - с установочными входами счетчика 4, выходы которого подключены к вторым входам элементов И 5, выходы ко торых...

Номер патента: 744562

Опубликовано: 30.06.1980

Авторы: Глухова, Пешков

МПК: G06F 7/39

Метки: деления, десятичных, чисел

...переноса из им соответствующихтетрад сумматора 1 на предыдущем такте сложения - вычитания, т, е. в зависимости от состоя ния соответствующего разряда регистра 5. Если блок 6 управления вырабатывает сигнал ъ+" З 0 на, своем выходе 17 и если соответствующийразряд регистра 5 переносов установлен в "1" (на предыдущем такте сложения - вычитания в данной тетраде сумматора 1 возник перенос), то коммутирующий узел 20 передает на вход этой тетрады сумматора 1 содержимое соответствующей тетрады регистра 4 с ее прямых выходов (тетраду делителя, увеличенную на шесть) для сложения с данной тетрадой сумматора 1 на следующем такте, Если блок 6 управления на своем выходе 17 вырабатывает сигнал "+", но соответствующий разряд регистра 5 находится в...

Номер патента: 744563

Опубликовано: 30.06.1980

Автор: Фет

МПК: G06F 7/39

Метки: умножения

...которым сок выходам элементов И. ответствуют единичные сигналы на одНа чертеже приведена функциональная схема устройства для умножения.Работа устройства основана наУстРойство содержит а-разрядныйследующих соображениях (дост ат очнорегистР 1 множимого, щ-разрядный о РассмотРеть случай, когда щ - четное),регистр 2 множителя многовходовыйЕсли количество единиц в кодеиодноразрядный (по едовательный д множителя ( меньше или равно .ф товыПолняется обычное умножение прямых(щ+1) -ый разряд 4 регистра множи кодов сомножителей (А к В) Если жеэлемент 5 НЕ, элементы б 7 и 8 И7 в , то вместо этого множимое АЭлемент 9 ИЛИ, преобразователь 10умножается на условныймножитель1прямого кода в обратный преобр з в В, так как при этом получатель 11...

Номер патента: 744564

Опубликовано: 30.06.1980

Авторы: Лужецкий, Стахов

МПК: G06F 7/39

Метки: деления

...равно 102, делитель 5, то в исходном состоянии в регистре 1 делимого записывается р-код фибоначчи числа 102, в регистре 4 делителя - р-код Фибоначчи числа 5; содержимое регистра остатка 3 и регистра частного 8 равно нулю. НулеВое число последовательности обобщенных чисел фибоначчи, формируемое генератором б, равно обратному р-коду ,фибоначчи делителя.Под действием управляющих сигналоз, поступающих иэ блока 7 управления, генератор б начинает формировать обратные р-. коды фибоначчи чисел последовательности, приведенной в таблице. Код с выхода генератора 6 поступает на второй вход сумматора 2, который осуществляет сложение этого кода с кодом делимого. При этом на вход переноса младшего разряда сумматора 2 постоянно подается единица, т.е,...

Номер патента: 744565

Опубликовано: 30.06.1980

Авторы: Виксна, Смильгис

МПК: G06F 17/18, G06F 7/52, G06F 7/70 ...

Метки: множительное

...случаеВ ф (1-фхДф легко убедиться, что причем это отношение р только при = 1,Это свойство используется в предлагаемом устройстве, в котором используется только один ВДЭ.Цель изобретения - повышение точности и упрощение устройства."Поставлейная цель достигается тем, что в множительное устройство, содержащее вероятностный двоичный элемент, "группа информационных входов которого является входами первого множителя устройства, выход вероятностного двоичного элемента соединен с Первым входом элемента И, выход которого соединен со входом счетчика результата, введены последовательно соединенные буферный регистр, входы которого являются входами второго " множителя устройства., счетчик и дешифратор, выход которого подключен ко второму входу...

Номер патента: 744566

Опубликовано: 30.06.1980

Авторы: Весис, Филиппова, Чернышова

МПК: G06F 7/50

Метки: комбинационный, сумматор

...- устранение указанного недостатка, т,е. Расширение Функциональных возможностей сумматора.Для достижения поставленной цели в комбинационном сумматоре, содержащем в каждом Разряде узел формирования сумкою и узел формирования переноНечетный (21-1) -й и четный (21) -Ц разряды сумматора 1 и 2 содержат узлы 3 и 4 формирования сумм; узлы 5 и б формирования переносов соответственно (21-1)-го и (21)-го разрядов сумматора 1 и 2; вход 7 инверсного значения переноса из (21-2)-го разряда; шины 8 и 9 инверсных значений слагаемых нечетного разряда сумматора 1; шины 10 и 11 прямых значейий слагаемых четного разряда сум,матора 2; выход 12 прямого значения переноса (21-1) -го разряда сумматора 1; выход инверсного значения переноса 13 (21)-го разряда...

Номер патента: 744567

Опубликовано: 30.06.1980

Авторы: Берлин, Макаренко, Нощенко, Офин, Разин, Яблонский

МПК: G06F 7/50

Метки: двоичный, параллельный, сумматор

...сдвига. Времязадержки регистра сдвигаможно менять40щтем изменения числа его действующих " разрядов йлй изменением частоты синхронизирующих импульсов. Величина задержки регистра сдвига выбирается рав 45ной интервалу времени Т между поступлениями информации, которая:селективносуммируется в отдельной последовательности. Кодовые комбинации в каждойпоследовательности приходят с интервалом Т или кратному ему (2 Т, ЗТ ),Кодовые последовательности разделяютсямежду собой во времени. Минимальныйинтервал времени 1 между кодовымикомбинациями различных последовательностей равен 1 =1где Г - частота55 "6 йнфЪнизируюшю импульсов регистрасдвига. Максймально возможное числокодовых последовательностей, которые 7 4устройство может суммировать...

Номер патента: 744568

Опубликовано: 30.06.1980

Автор: Концевой

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...каждом нечетном разряде сумматоравходы элемента ИЛИ 2 соединены с выходом элемента И 3, с выходом триггера 1предыдущего разряда и через элемент 10задержки - с выходом элемента И 9. Вкаждом четном разряде входы элементаИЛИ 2 соединены с выходом элемента И 4,с выходом триггера 1 предыдущего разрядаи с выходом элемента И 9.: -- .:-Рассмотрим работу сумматора, где представлены (К - 1)-й младший нечетный разряд, К-й четный разряд и (К+1)-й - старший нечетный разряд сумматора.Сумматор работает следующим образом.Допустим, что первое слагаемое а равновторому слагаемому О и равно 111. Вводслагаемых осуществляется через элементыИ 3 и 4 после подачи сигнала на шину 6.После введения первого слагаемого в сумматор триггер 1 К-го разряда, а через...

Номер патента: 744569

Опубликовано: 30.06.1980

Авторы: Галас, Староверов, Ширяев

МПК: G06F 7/52

Метки: умножитель, частоты

...9 переключается с приходом подряд двух одноименных импульсов,т, е, с изменением знака фазового рассогласования, Таким образом, триггер 4 определяетвеличину, а триггер 9 выявляет знак фазовогорассогласования,В установившемся режиме широтно-импульсный сигнал с выхода триггера 4 подается с помощью элемента 7 И на вход элемента 10 И,где суммируется с постоянным по длительное. ти сигналом одновибратора 14, который запускается каждым импульсом А входной частоты, Кроме того, инвертированные широтно. импульс. ный иодновибратора сигналы суммируются элементом 12 И, Суммарные сигналы с выхода элементов 10 И и 12 И подаются на прямой и инверсный входы интегратора 15 соответственно, Сложение этих сигналов поясняется вре. меиной диа;раммой (фиг....

Номер патента: 744570

Опубликовано: 30.06.1980

Авторы: Беляев, Корниенко, Ткаченко

МПК: G06F 7/52

Метки: три, умножения

...входам триггеров 1 и 2, управляющуюшину 9 для формирования результатаумножения. Выход триггера 1 соединенсо вхоДом элемента нераннозначности3 и с входом аналогичного элемента( - 1)-го разряда (на чертеже непоказан) .Выход триггера 2 соедийен со входом элемента нераннозначности 4 и сдругим входом элемента йеравнозначности 3. Другой вход элемента неравнозначности 4 соединен с выходом триггера (1 + 2) -го разряда. Выходы элементов нераннозндчности 3 и 4 соедийены с прямыми входами элементовзапрета 5 и 6 соответственно. Выходэлемента запрета б соединен с запрещающим входом элемента запрета 5 и с.первым входом элемента И 1-го разряда.35Выход элемента запрета (1 + 2)-горазряда (на чертеже на показан) соединенс эапрещаюшйм входом элемента...

Номер патента: 744571

Опубликовано: 30.06.1980

Авторы: Шевелкин, Шуранов

МПК: G06F 9/00

Метки: многоканальное, резервированной, системой

...коммутаторы из 2 - 2 замещение неисправного блока. данного канала.Если в процессе замещения блоков, работающих на канал 3, произошло подключение ранее отключенного или . неисправного блока из резерва в пару к неисправному, а неисправность дан- ных блоков однотипна - вида постоянного ложного 0 или постоянной ложной 1, то сигнал неисправности на дополнительный вход элемента ИЛИ 8 выдаст дополнительный блок 25; определения неисправностиПри нормальном функционировании устройства управления блок 251 не выдает сигналов неисправности в связи с тем, что счетчик 26, считающий выбранйое число импульсных сигналов выходной последовательности, подает сигнал на нулевой вход триггера 28 до того, каксигнал неисправности с выхода элемента...

Номер патента: 744572

Опубликовано: 30.06.1980

Авторы: Сирота, Таран

МПК: G06F 9/16

Метки: микропрограммное

...4, илипо значению одного из регистров ветвления.Коды из регистров ветвления поступаютпо входу 12,Регистр 2 адреса микрокоманд условно разбит на две группы разрядов А и В, на входыкоторых стоят группы логических элементов7 ИЛИ и 8 И,Код адреса, сформированный блоком 6, подается на первые входы элементов 7 и 8.На вторые входы элементов 7 заведен еди., ничный выход триггера 11, а на вторые входы элементов 8 - нулевой выход триггера 11. Так как триггер 11 находится в нулевом состоянии, то код адреса, сформированный блоком бзаносится через элементы 7 и 8 в регистр 2 адресаВыход регистра 2 адреса подается на вход дешифратора 3 выборки. Генератор 5 тактовых импульсов выдает очередной сигнал выборки и цикл повторяется снова,Для разбора работы...

Номер патента: 744573

Опубликовано: 30.06.1980

Автор: Сатышев

МПК: G06F 9/50

Метки: запросов, многоканальное, очередностью

...- для определения наличия в счетчиках 8, 9, 10 кодов 000;0 и 1111.Устройство работает следующим образом,В исходном состоянии в счетчике 7установлен код 1111 (единицы вовсех разрядах), а в счетчиках 8, 9,10 - коды 0000, Импульсный сигналзапроса обслуживания поступает поодному из входов 18, 19, 20 на входсоответствующего счетчика (8,9 или10),разрешая запись в этот счетчик кода, поступающего на его вход от реверсивного счетчика 7. Одновременно этотсигнал поступает через элемент ИЛИ 2и элемент 3 задержки на вычитающийвход реверсивного счетчика 7, вычитая единицу из кода, записанного внем. Новый код при поступлении очередного запроса переписывается в соответствующий канальный счетчик и т.д.Дешифраторы 12, 13, 14 дешифру-ют два кода...

Номер патента: 744574

Опубликовано: 30.06.1980

Автор: Соколов

МПК: G06F 9/48

Метки: приоритетное

...на фиг. 2конкретный вариант логической схемыустройства; на фиг. 3 - конкретный 45вариант блока управления.Приоритетное устройство содержитрегистр 1 прерываний, формирователь 2сигналов опроса, группы элементов 3 И,Формирователь 4 сигналов сброса,бЛок 5 управления, элемент б ИЛИ-НЕ,первую группу входов 7, группу выходов 8, вторую группу входов 9, вход10, вход 11 группы элементов И, вход12 формирователя сигналов сброса.Логическая схема устройства содержит триггеры 12, элементы 14 и 15 И,элементы 16 ИЛИ-НЕ, элементы 17 И,элемент 18 И, элементы 19 ИЛИ.Блок управления содержит триггер20, элемент 21 ИЛИ, триггер 22. 60Приоритетное устройство работаетследующим образом.В исходном состоянии со входа 7приоритетного устройства через...

Номер патента: 744575

Опубликовано: 30.06.1980

Автор: Тимошок

МПК: G06F 9/48

Метки: прерывания, программ

....Узел 3 приоритета обеспечивает выделение сигнала прерывателя с болеевысоким приоритетом, который ойределяется слева направо иэ числа поступивших на схему сигналов преры" вания, разрешенных кодом регистра 2.Факт отсутствия незамаскированныхйРерываний отмечается сигналом навыходе 7. В случае необходимостиМВ -осуществить прерывание на выходе 7появляется сигнал, а узел 3 формирует унитарный код номера прерывания,который преобразуется шифратором 4в двоичный код, выдаваемый на выход 9.Контроль функционирования производится параллельно с работой устройства. При этом в устройстве двоичные коды номеров прерываний, формируемые шифратором 4, распределены 0 так, что четному по номеру прерывания соответствует четный двоичныйкод.В таблице дано...

Номер патента: 744576

Опубликовано: 30.06.1980

Автор: Давыдов

МПК: G06F 11/10, H03M 13/51

Метки: кода, кодирования, полем, простым, рида-соломона

...а второй рход 45управления которых - с(1+1) выходом блока управления, где 1 - порядковый номер коммутатора, выход 1-госумматора подключен к первому входу .(1+1)-го сумматора, к первому информационному входу 1-го коммутатора ивторому информационному входу (и+1-1)го коммутатора, выход 1-го коммутатора подсоединен ко входу 1-ой ячейкисдвига, выход которой подсоедийенко второму входу 1-го сумматора.Введение коммутатора в каждыйразряд вычислительного блока, вышеуказанные связ) введенных коммутаторов с другими узлами устройства, а также новые связи сумматоров и ячеек 60 сдвига между собой позволяют повысить быстродействие устройства за счет "исключения второго этапа и совмещеКйя во времени третьего и четвертогоэтапов работы, В...

Номер патента: 744577

Опубликовано: 30.06.1980

Авторы: Белалов, Лихтер

МПК: G06F 11/00

Метки: памяти, проверки, тестовой

...При обнаружении ошибки, некорректируемой по используемой модификации кода Хэмминга,узел 10 выдает н процессор сигнал обошибке,Для выдачи в процессор узлом 11формируются контрольные разряды понечетности (четности), При обычныхоперациях выборки выходной коммутатор 12 пропускает эти разряды навыходной регистр 1 3 вместе с разрядами группы 20 регистра 9.При проверке, например, узла 10код операции записи, принимаемый вразряды группы 14 регистра 1, содержит специальный признак, по которомуузел 5 вырабатывает упранляющийсигнал, поступающий на входнбй коммутатор, который блокирует передачусформированного узлом б регистра 1.В память 8 в качестве контрольногоФормула изобретения Устройство для тестовой проверки памяти, содержащее регистр...

Номер патента: 744578

Опубликовано: 30.06.1980

Авторы: Боев, Иванов, Шкода

МПК: G06F 11/00

Метки: мажориторно, обмена, режимом, резервированной, системы

...чертеже изображена схема устройства, 65 Логическая часть схемы раскрытадля одного канала мажоритарно-резервированной системы, для остальныхканалов схемы аналогичны, Мажоритарно-резервированная система содержитупранляемые мажоритаоные блоки 1, 2,3, выполненные на элементах И 4 - 7НЕ 8 и ИЛИ 9, блок 10 управлениярежимов и шины 11, 12, 13 обмена;блох управления режимом содержитзапоминающий элемент 14, схему 15сравнения и группу счетчиков 16 сбоев.Схема 15 сравнения построена наэлементе ИЛИ 17 и элементах 18184, запрета, а группа счетчиков 16сбоев включает счетчики 19 - 194сбоев.Рассмотрим работу устройства дляпервого канала,При наличии на выходах всех трехканалов кодовых сигналон О, атакже в момент паузы между кодонымисигналами,...

Номер патента: 744579

Опубликовано: 30.06.1980

Автор: Гаврилов

МПК: G01R 31/28, G06F 11/22

Метки: интегральных, схем

...2, На индикаторах 8 будут индицироваться нули. После этого блок управления 5 включает генератор тактовых импульсов 1, который начи. пает посылать импульсы на входы группы вход. ных сумматоров б. В группе входных регистров сдвига 7 начинает формироваться входная последовательность на вход проверяемой интег. ральной схемы 2. Причем длина этой последовательности будет больше длины последовательности, записанной во входной регистр сдвига 7 группы. Информация с испытуемой интегральной схемы 2 поступает на вход многоканально. го амплитудного дискриминатора 3; что изображено на фиг, 2 а. Каждый канал дискримина тора.3 имеет два выхода. Второй выход многоканального амплитудного дискриминатора 3 повторяет сигнал, поступающий на его вход, если...

Номер патента: 744580

Опубликовано: 30.06.1980

Авторы: Вепхвадзе, Гагошидзе, Григалашвили, Клдиашвили, Которашвили

МПК: G06F 11/08

Метки: логических, схем

...шестнадцатиричной формах. В блоке 14 помещается знаковый генератор, ко. торый в соответствии с полученной информацией осуществляет выработку управляющего сигнала засвечением луча в требуемых развертках и точках.Цифровая информация соответствует только одной ячейке памяти, тогда как временная ди. аграмма содержит информацию как с этойячейкй йаЫяти, так и несколько бигов инфор.мацйи по каждому каналу в сторону воэрастания номера ячеек блока памяти. 744580 адикации таким, образом, что если требуетсяконтролировать данные, предшествующие клю.чевому слову, то тогда происходит прекращение процесса непрерывной записи в блок 6 памяти и устройство переходит в режим отобра.жения информации, а если требуется массивданных, последующих ключевому...

Номер патента: 744581

Опубликовано: 30.06.1980

Авторы: Леденев, Сапожников

МПК: G06F 11/00

Метки: мажоритарное

...11 и12, как это видно из чертежа. Импульсы с резервируемых блоков 1, 2 и 3поступают на суьвщрующий вход реверсивных счетчиков 4, 5 и 6 соответ Оственно. При этом на них запоминается положительное число, равное числупришедших импульсов. С реверсивногосчетчика через соответствующий элемент ИЛИ (7,8 или 9) на вход элемента И (соответственно 10, 11 или 12)передается разрешающий уровень, еслихотя бы один значащий разряд счетчика отличен от нуля, а знаковый разрядобеспечивает разрешающий уровень на 5 Одругом входе того же элемента И и втом случае, если знак записанного всчетчике числа положителен. Следовательно, разрешающий уровень на выходе элемента И (10, 11 или 12) появится в том и только в том случае, когда в соответствующем счетчике...

Номер патента: 744582

Опубликовано: 30.06.1980

Авторы: Белов, Бычковский, Дробязко, Калашник, Портнов

МПК: G06F 11/00

Метки: диагностики, логических, неисправностей, схемах

...одиночных неисправностейкоторые приводят к одинаковым реакциям у=1 улу" у 1 п. Дешифратор б, в зависимости отвыходных значений %=(Н,Оа, -Ок 1блока 5, обеспечивает формированиевыходных сигналов, каждому из которых соответствует одна или несколько неразличимых неисправностей диагностируемой схемы 4,Схемы ИЛИ 7 производят коммутациюсигналов дешифратора б по счетчикам8, причем каждому из счетчиков 8 соответствует одна из неисправностейпроверяемой схемы,Блок 9 идентификации неисправностей осуществляет сравнение значений счетчиков 8 до того момента нре 1 О мени, пока содержимое одного иэ нихне превысит содержимого остальных,при этом выдается сигнал на индикацию номера счетчика 8 с максимальнымзаполнением, Зафиксированный номер15 счетчика...

Номер патента: 744583

Опубликовано: 30.06.1980

Авторы: Акушский, Бурцев, Каплан, Смолько

МПК: G06F 11/08

Метки: арифметических, исправления, обнаружения, операций, ошибок

...устройство позволяет скорректировать сшибку любой кратности, возникшую внутри группы.В первом рабочем такте на четвертом и пятом сумматорах 11 и 12 вычисляются промежуточные значения контрольных частей результата, а именно здесь у и- первые контрольныейчасти первого и второго операндов, хранившиеся в регистрах9 и 1;о Р- вторые контрольныечасти первого и второго операндов, хранившиеся в регистрах10 и 2М - знак выполняемой операции.Вычисленные значения у и у запоминаются соответственно в пеРвом ивтором регистрах 1 и 2,Одновременно в третьем сумматоре 15 8 находится значение результата выполняемой операции, при этом фиксируются переносы, возникающие иэ груп- .пы в группу.Зафиксированные моменты переносов 20 со второго выхода третьего...

Номер патента: 744584

Опубликовано: 30.06.1980

Авторы: Бухман, Генин

МПК: G06F 11/10

Метки: двоичного, кода, четность

...Импульсы с остальных выходов распределителя 1 поочередно поступают на соединенные попарно вторые входы элементов 2 И нечетного и четного разрядов контролируемого кода.Импульсы с выходов группы элемен тов 2 И, входы которых подключены к выходам нечетных разрядов, через элемент 3 ИЛИ поступают на счетный вход первого фиксирующего триггера 5, а импульсы с выходов группы элементов 2 И, входы которых подключены к выходам четных разрядов через элемент 4 ИЛИ поступают на счетный вход второго триггера б.Таким образом, в процессе контро- ля первый триггер 5 производит счет единиц в нечетных разрядах контролируемого кода, и одновременно второй триггер 6 производит счет единиц в четных разрядахПо окончании контроля если в нечетных разрядах ко да...

Номер патента: 744585

Опубликовано: 30.06.1980

Авторы: Бабаян, Каре, Сахин, Хачатуров

МПК: G06F 15/00

Метки: адресной, информации

...В дескрипторе указывается начальный адрес массива в оперативной памяти, количество и формат элементоц и некоторая служебная информация,В начале работы по входам 14 и 15 черезвходные регистры 2 и 3 заполняются регистрыблока 4 информацией о начальных и предельных значениях переменных цикла. Количествопеременных цикла для трехмерного массивадолжно быть не менее трех, При каждом прохождении программного цикла в этом блокепроизводится модификация начальных значенийпеременных цикла на +, превращающихся темсамым в текущие значения, сравнение текущихзначений с их предельными значениями и выработка условия конца цикла. По входу 16в устройство затем поступает адрес паспортамассива на регистр 1, Далее этот адрес в блоке 5...

Номер патента: 744586

Опубликовано: 30.06.1980

Авторы: Демидов, Левтеев, Маршев, Серов, Шакина

МПК: G06F 15/00

Метки: информации, сбора

...1 ж) уровней сиГ- налов калибровки ( Пм и Ума на Фиг,1 а) схемой 30 выделения признаков сигналов калибровки. Синхронизация приема информации схемами 34 с регистра 42 цифрового преобразователя кода 4 производится по сигналам с выхода дешифратора 43. При появлении сигнала на выходе О дешифратора 43 он по цепи 49 подается на синхронизирующий вход С схемы 34 поразрядного уравновешивания и на нее заносится информация по цепям 46-48 с выходов регистра 42; при появлении сигнала на выходе ф 1 ф дешифратора 43 информация с выходов регистра 42 заносится по тем же цепям 46-48 в схему 34 поразрядного УРавновешивания схемы 36 выделения конца участка и т.д. После приема информации с регистра последней схемой 40 выделения низкочастотного параметра...

Номер патента: 744587

Опубликовано: 30.06.1980

Авторы: Аноприенко, Калашник, Сирота, Харитонов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...бт величины выбранной командной информации и формата текущей команды в блоке бформирования остатка устанавливается код, который определяетщ величину остатка.После выполнения текущей .команды и выхода на очередную, блок1 микропрограммного управления анализирует состояние, блока б формиу рования остатка, и если остаток ест60 то очередная команда или начало еечитается из блока 5 местной памяти ичерез регистр 3 коммутации помещается в регистр 4 команд,Если в остатке часть команды илиостаток нулевой, то происходит чтение командной информации иэ опера-тивной памятиАдрес командной информации хра-.нится в фиксированной ячейке блока 5местной памяти. При чтении командной информации адрес читается изблока 5 местной памяти и через регистр 3...

Номер патента: 744588

Опубликовано: 30.06.1980

Авторы: Бучельников, Гордон, Гришин, Матвеев, Никифоров, Сидоров, Смирнов, Соломатин

МПК: G06F 15/16

Метки: вспомогательной, вычислительных, машин, основной, сопряжения, цифровых

...в направлении обеих ЦВМ, блок8 управления устройством сопряжения,организующий работу блоков устройства, блоки 9 и 9 прерывания, дешифратор 10 команд вспомогательной ЦВМ2, регистр 11 адреса, принимающий адреса от вспомогательной ЦВМ 2, и регистр 12 адреса, принимающий адресиз селекторного канала 4 основнойЦВМ 3, схему 13 сравнения указанныхадресов. Устройство 5 сопряжения содержит и дешифратор 14 адресов, блок15 запоминания адресов и команд основной ЦВМ 3, выполненный в виде наборарегистров, в каждый из которых заносится команда в соответствии с приоритетом, определяемым командами вспомогательной ЦВМ, поступающими на коммутатор 16 и дополнительный коммутатор17, предназначенный для передачи адреса запроса в основную ЦВМ 3 в...

Номер патента: 744589

Опубликовано: 30.06.1980

Авторы: Алексеева, Еремин, Лапшин, Макаревич, Стоянов, Черников

МПК: G06F 11/14, G06F 17/00

Метки: вычислительная, структура

...пользователей из узла 4 поступают в блок9. В блоке 9 производится селекцияэтих номеров и каждый из пользователей получает сигнал-о наличии сбоевв решаемой им задаче.Каждому пользователю, получающемутакой сигнал, необходимо узнать номера занятых им решающих блоков 1,в -которйхпроисходит" сбой.Для этого пользователь подает через блок 9на блок 8 команду управления, где она дешифрируется-и передается наузлы 5 всех решающих блоков 1. Наэти же узлы пользователь передаетиз блока 9 свой номер, По даннойкоманде управления в узлах 5 всехрешающих блоков производится одновременное сравнение номеров пользователей, хранящихся в узле 4 решающих блоков 1 с номером пользователя,поступающим из блока 9.0В тех решающих блоках 1, где происходит...