Вычислительная структура

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Соцналистическии Республик(51)М, Кл.2С 06 Г 15/16 0 06 Г 11/00 с присоединением заявки Мо Государственный комитет СССР ио делам изобретений и открытий(54) ВЫЧИСЛИТЕЛЬНАЯ СТРУКТУРА Изобретение относится к вычислительной технике и предназначено дляпостроения вычислительных структур,работающих в режиме мультипользования, в которых производитсяконтрольправильности работы процессоров каждого пользователя,Известны микропроцессорные вычислительные структуры высокой производительности, избыток вычислительноймощности которых создается за счеторганизации режима мультипользования. Каждая задача, или каждый пользователь получают в свое распоряжениеодин или несколько решающих блоковструктуры (1),Однако в режиме мультипользования ошибки могут возникать одновременно в задачах, решаемых разными пользователями,Наиболее близкой по технической сущности к предлагаемой является вычислительная структура, которая со-держит набор решающих блоков, каждый из которых включает в себя вычислительный узел, соединенный с узлом контроля, блок управления, соединенный с вычислительными узлами решающих блоков, и блок ввода-выво/ да, соединенный с блоком управления)и инФормационными шинами решающихблоков 21.Недостаток известной вычислительной структуры заключается в том, что,работая в режиме мультипользОвания,она не может селектировать сигналыошибок, т, е. выдавать их отдельнотем пользователям, в решении задачкоторых произошла ошибка.Цель изобретения - расширениефункциональных возможностей за счетселекции сигналов ошибок в режимемультипольэования,15 поставленная цель достигаетсятем, что в вычислительную структуРУ, содержащую и решающих блоков,каждый из которых включает в себявычислительный узел, выход которого20 подключен к первом 7 входу узлаконтроля, блок управления, выходкоторого соединен со входами всехвычислительных узлов, вход-выход блока управления подключен к первому25 выходу-входу блока ввода-вывода,второй вход блока ввода-вывода соединен с выходами и решающих блоков,4коммутатор управления, причем н каждом решающем блоке выход узла памяти подключен к первым входам узласравнения и коммутатора вывода, выходы коммутаторов вывода соединеныс входом блока ввода-вывода, выходблока управления соединен с входамиузлов памяти, вторыми входами узловсравнения и контроля, вторые входыузлов контр ля и коммутаторов выводаподключены к соотнетствующим выходамприоритетного блока, нходы которогоподключены соответственно к выходамкоммутаторон управления, выход блока ннода-вывода соединен с третьимивходами узлов сравнения, выход узлаконтроля в каждом решающем блоке соединен с третьим входом коммутаторавывода и первым входом коммутаторауправления, второй вход которогоподключен к выходу узла сравненияв каждом решающем блоке, выход приоритетного блока соединен со входомблока управления.На чертеже представлена блок-схема вычислительной структуры.Структура содержит набор решающихблоков 1, каждый из которых включаетв себя вычислительный узел 2 и узел3 контроля, узел 4 памяти, узел 5сравнения, коммутатор б вывода, коммутатор 7 управления, В состав структуры входит также блок 8 управления,блок 9 ввода-вывода, приоритетныйблок 10.Узел 4 памяти предназначен дляхранения номера пользователя и номера решающего блока, причем номер решающего блока представлен двоичнымкодом, а номер пользователя определяется положением логической единицы в узле памяти.Функционирование вычислительнойструктуры рассматринается в предположении, что пользователи распределя. ют решающие блоки 1 между собой произвольным образом, при этом каждыйпользователь заносит логическую единицу в соответствующий разряд узла4 каждого из занятых им решающихблоков 1,Допустим, что в задачах, решаемыхразными пользователями, одновременнопроисходят сбои, тогда единичныесигналы с выходов узлов 3 тех решающих блоков 1, где это происходит,открывают вторые входы соответствующих коммутаторов 7; и номера пользователей из узла 4 поступают в блок9. В блоке 9 производится селекцияэтих номеров и каждый из пользователей получает сигнал-о наличии сбоевв решаемой им задаче.Каждому пользователю, получающемутакой сигнал, необходимо узнать номера занятых им решающих блоков 1,в -которйхпроисходит" сбой.Для этого пользователь подает через блок 9на блок 8 команду управления, где она дешифрируется-и передается наузлы 5 всех решающих блоков 1. Наэти же узлы пользователь передаетиз блока 9 свой номер, По даннойкоманде управления в узлах 5 всехрешающих блоков производится одновременное сравнение номеров пользователей, хранящихся в узле 4 решающих блоков 1 с номером пользователя,поступающим из блока 9.0В тех решающих блоках 1, где происходит совпадение этих номеров, навыходе узла 5 появляется сигнал, который открывает первый вход коммутатора 7, Очевидно, что это происходиттолько в тех решающих блоках 1, которые принадлежат данному пользователю. Номер отказавшего решающего блока 1 проходит через коммутатор 7на вход блока 10. Этот блок введен20 для обеспечения последовательноговывода номеров решающих блоков 1,начиная с младшего и кончая старшим.,Номер решающего блока 1 выдаетсяв том случае, когда н решающих бло 25 ках с меньшими номерами отсутствуютсигналы сбоев.Блок 8 управления перед подачейследующей команды анализирует информацию, поступающую с сигнальноговыхода блока 10. Если это единичнаяинформация, то необходим переходвычислительной структуры к выполнению следующей команды пользователя,Блок 10 содержит элементы И иэлементы ИЛИ," выход каждого из которых соединен с первым входом последующего элемента ИЛИ и инверсным входом последующего элемента И, а второйвход является входом блока 10, который подсоединен к прямому нходу40 соответствующего элемента И, выходкаждого элемента И является выходомблока 10,В том случае, если в одном изрешающих блоков происходит сбой, а45 в решающем блоке с меньшим по отношению к нему номером сбоя нет, тоэлемент И, соответствующий данномурешающему блоку 1, выдает единичныйсигнал, открывает третий вход комму 5 О татора 7 н разрешает вывод на блок9 номера решающего блока 1, Когдавывод номера решающего блока 1оканчивается, узел 3 сигналом, поступающим от блока 8, сбрасываетсяв нулевое состояние, и далее производится вывод следующего номерарешающего блока 1 со сбоем. Выходэлемента ИЛИ соответствующего решающего блока со старшим номером .является сигнальным выходом блока60 10,Блок 8 выдает управляющие сигналыобеспечивающие правильную работурешающих блоков 1, и сигналы сброса.Узлов контроля тех решающих блоков,65 Н которых происходит сбой.,ф- - .:иМ:юуЭ . ги -" л- - - " "-" -Ц,м ." "л Щт1ъи . , -"-, Фа. Изобретение обеспечивает. работувычислительных структур,с контролемправильности обработки информациив режиме мультипольэования. Вычислительная структура, содержащая и решающих блоков, каждый иэ.которых включает в себя вычислительный узел, выход которого подключен кпервому входу узла контроля, блокуправления, выход которого соединенсо входами всех вычислительных узлов, вход-выход блока управленияподключен к первому выходу-входублока ввода-вывода, второй вход блокаввода-вывода соединен с выходами прешающих блоков, о т л и ч а ю щ а яс я тем,что,с целью расширенияфункциональных возможностей за счетселекции сигналов ошибок в режиме -:;:-;.мультипользования, в нее введен приоритетный блок, а в каждый решающийблок - узел памяти, узел сравнения,коммутатор вывода и коммутатор управления, причем в каждом решающем блоке выход узла памяти подключен кпервым входам узла сравнения и коммутатора вывода, выходы коммутатороввывбда соедйнейы с"входом блока ввода-вывода, выход блока управлениясоединен с входами узлов памяти,вторыми входами узлов сравнения иконтроля, вторые входы узлов контроля и коммутаторов вывода подключенык соответствующим выходам приоритет-,ного блока, входы которого подключены соответственно к выходам коммутаторов управлейия, выход блока ввода-вывода соединен с третьими входамиузлов сравйения, выход узла контроляв каждом решающем блоке соединен стретьим входом коммутатора выводаи первым входом коммутатора управления, второй вход которого подключенк выходу узла сравнения в каждомрешаю щем блоке, выход приоритетногоблока соединен со входом блока управления. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 572787, кл, С 06 Г 9/00, 1977.2. Отчет по НИР гос. М 72018725,Таганрогский радиотехнический институт им. В,Д. Калмыкова, 1972,с, 194-234 (прототип) .Зака Ужгород, ул. Проектн лиал ППП Патент 3795/14 ЦНИИПИ Государ ло делам из 113 О 35, Москва, венногоретений35, Рауш 1комитета СССРи открытийскан наб д. 4 рректор Г. Назаров дписное