Устройство для тестовой проверки памяти

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Приоритет Государственный комитет СССР по делам изобретений и открытий(71) Заявитель,Киевский ордена Трудового Красного Знамени заводэлектоонных, вычислительных и управляющихмашин(54) УСТРОЙСТВО ДЛЯ ТЕСТОВОЙ ПРОВЕРКИ ПАМЯТИ Изобретение относится к областивычислительной техники и может найтиприменение в вычислительных системах,осуществляющих программный контрользапоминающих устройств,Известны устройства для контроляоборудования памяти, содержащиепамять, регистры входной, управляющей и выходной информации, узел управления памятью, формирователи контрольных разрядов и узлы контролявходной и выходной инФормации и вы/полняющие Функции проверки вводимыхи выводимых иэ памяти данных 11.Недостаток этих устройств состоитв ограниченных функциональных возможностях. Наиболее близким к данному по сущности технического решения явля- ется устройство для проверки оборудования памяти, содержащее регистр управляющей информации, соединенный выходами с соответствующими входами узла контроля управляющей информации, выход которого подключен к первому входу устройства, регистр входных данных, соединенный выходами с соответствующими входами узла контроля входных данных, узел управления памятью, с седин ен ный вх одом с первымвыходом регистра управляющей информации, второй выход которого подключенк адресному -входу памяти, соединеннойуправляющимвходом и информационнымвыходом соответственно с первым выходом узла управления памятью и первым входом регистра чтения данных,первый узел формирования контрольных разрядов, подключенный входом спервым выходом регистра входных данных, узел контроля выходных данннх,выход которого подключен к управляющим входам регистра чтения, данных и 15 выходного регистра данных, и второйузел Формирования контрольных разрядовсоединенныйвходом с информационнымвыходом регистра чтения данных, входами выходного регистра данных и узла 20 контроля выходных данных и первым информационным входом памяти 2. Данное решение имеет следующие недостатки,25 , На Формирование информации с неправильными контрольными разрядами затрачивается много времени, так как запись каждого слова в оперативную память выполняется за время, равное двум циклам работы памяти. Второйэтап формирования состоит из объединенной операции выборки-записи, которая требует специального управления,Это специальное управление обеспечивается дополнительным оборудованием,включающим в себя также элементы ИЛИ,число которых пропорционально разрядности ЦВМ, Передача информации изблока хранения исходных данчых производится с контролем по четности(нечетности), но сам процесс Форми-рования. не охвачен контролем. Кроме 10того, это решение не применимо дляслучая, когда информация передаетсяв устройство памяти с одним видомконтроля, например с контролем понечетности, а записывается и считывается из памяти с другим видом конт-роля и коррекции, например по кодуХэмминга, при котором число записываемых в память контрольных разрядовможет не совпадать числом контроль Оных разрядов, поступивших в устройство памяти вместе с информацией.Целью изобретения является сокращение объема оборудования и расширение функциональных воэможностей.Поставленная цель достигается тем,что в предлагаемое устройство введены входной коммутатор, подключенныйвыходом ко второму информационномувходу памяти, и выходной коммутатор,соединенный выходом со входом контроль ных разрядов выходного регистра данных, информационные входы входногокоммутатора подключены соответственнок выходу первого узла формированияконтрольных разрядов и третьему выходу регистра управляющей информации,информационные входы второго коммутатора соединены соответственно с выходом второго узла формирования контрольных разрядов и выходом контрольных разрядов регистра чтения данных,второй и третий выходы узла управления памятью подключены соответственно к управляющим входам первого и нторого коммутаторов.На чертеже прецставлена блок-схема предлагаемого устройства.Оно содержит регистр 1 управляющей информации, регистр 2 входных данных, узел,3 контроля управляющей информации, например по нечетности,узел 4 контроля входных данных, йапример по нечетности, узел 5 управления памятью, узел б формированияконтрольных разрядов, например кодаХэмминга, входной коммутатор 7, память 8, регистр 9 чтения данных, узел10 контроля выходных данных (по коду,сформированному узлом б), узел 11формирования контрольных разрядов,например по нечетности, выходной ком- Омутатор 12, выходной регистр 13 данных.Регистр 1 состойт из несколькихгрупп разрядов, В группу 14 заноситсякод операции, в группы 15 и 16 при- д нимаются соответственно старшие имладшие разряды адреса обращения кпамяти, в группу 17 - контрольные разряды по нечетности, сопровождающиеуправляющую информацию. Регистр 2состоит из двух групп разрядов; группы 18 для приема информации и группы19 для приема контрольных разрядовРегистр 9 состоит из группы 20 инФормационных разрядов и группы 21,в которую заносится код Хэммингапри выборке памяти.Устройство работает следующимобразом.На регистр 1 поступает информация,определяющая вид операции и адрес,по которому необходимо произвестиобращение. На регистр 2 принимаетсяинформация, подлежащая записи, Узлы 3и 4 выполняют контроль приема соответственно в регистры 1 и 2, На чертеже показано, что управляющая информация и информация для записи поступает н устройство по разным входам.Однако в некоторых случаях эта информация может поступать последовательно по одному входу, что не имеет .существенного значения,После приема и контроля информации узел б формирует разряды кодаХзмминга. В обычных операциях записивходной коммутатор 7 пропускает этоткод, который затем вместе с разрядами группы 18 регистра 2 записываетсян память 8 по адресу, определяемомуразрядами групп 15 и 16 регистра 1.При обычных операциях выборки на регистре 9 устанавливается считаннаяиз адресуемой ячейки информация. Узел10 производит контроль, а в случаенеобходимости коррекцию считаннойинформации. При этом коррекция можетпроиэнодиться,например, на регистре9 Для последующей регенерации (нустройствах с разрушающим считыванием) и/или в выхОдном регистре 13. Влюбом случае при проведении коррекциив процессор выдается сигнал о выполнении коррекции. При обнаружении ошибки, некорректируемой по используемой модификации кода Хэмминга,узел 10 выдает н процессор сигнал обошибке,Для выдачи в процессор узлом 11формируются контрольные разряды понечетности (четности), При обычныхоперациях выборки выходной коммутатор 12 пропускает эти разряды навыходной регистр 1 3 вместе с разрядами группы 20 регистра 9.При проверке, например, узла 10код операции записи, принимаемый вразряды группы 14 регистра 1, содержит специальный признак, по которомуузел 5 вырабатывает упранляющийсигнал, поступающий на входнбй коммутатор, который блокирует передачусформированного узлом б регистра 1.В память 8 в качестве контрольногоФормула изобретения Устройство для тестовой проверки памяти, содержащее регистр управляющей информации, соединенный выходами с соответствующими входами узла контроля управляющей информации, выход которого подключен к первому Выходу устройства, регистр входных данных, соединенный выходами с соот- ветствующими входами узла контроля входных данных, угол управления памятью, соединенный входом с первым выходом регистра управляющей информации, второй выход которого подключен к адресному входу памяти, соедикода для разрядов группы 18 регистра2 будут записаны раэрядь) группы 16регистра 1. Таким образом можно записать произвольное сочетание информации и контрольных разрядов,Коды в разрядах группы 16 подбИраются для каждой операции записитакими, чтобы вызвать желаемую реакцию прй работе узла 10 во времяпоследующей операции выборки по тому же адресу. Для полной проверки обо Орудования узла 10 такими реакциямидолжны быть коррекция каждого разряда выбираемой информации иэ единицы в нуль и наоборот -из нуля в еди, ницу, а также формирование сигналаошибки при достаточном наборе кодов,которые обеспечивают активизациювсех цепей узла 10. Необходимое количество кодов должно подбираться,исходя из конкретной схемной реализацииузла 10 с использованием известных 20методов генерации тестов (методы активизации путей, булены разности ит.п.) . При проверочных выборках производят сравнения. скорректированнойинформации с эталонной и проверку 25наличия сигналов коррекции (ошибки).При проведении проверки узла бзапись в устройство производят покодам операций, которые не содержатспециальных признаков, так что при 30каждой записи в память вместе с разрядами группы 18 регистра 2 записываются контрольные разряды, сформированные узлом б, Количество примеров подбирается известными методамитаким образом, чтобы были полностьюактивизированы элементы узла б. Вовремя последующих выборок коды операций содержат специальный признак,по которому узел 5 вырабатывает управляющий сигнал, поступающий на выходной коммутатор 12. По этому сигналу через выходной коммутатор 12передаются разряды кода Хэмминга,ныбранные из памяти, вместо контрольных разрядов по нечетности, сформи.рованных узлом 11. Таким образом,считанная из памяти 8 информация иэрегистра 9 через выходной регистр 13поступает в процессор вместе с контрольными разрядами кода Хэмминга. 50При выполнении этой информации в процессоре реакции на сигналы от схемконтроля должны быть заблокированыи реализован программный доступ кконтрольным разрядам, поступающим 55из памяти, Сравнение кодов контрольных разрядов кода. Хэмминга при каждой специальной выборке с эталонными.значениями обеспечивает полную проверку работоспособности узла б. 60Кроме того, выходной коммутаторобеспечивает программный доступ кконтрольным разрядам, выбранным изпамяти, Это позволяет более точно ло.кализовать неисправность в оборудо вании контроля или в разрядах памя-,ти, хранящих контрольные разряды,Для этого нужно выполнить весь объемпредусмотренных прочерок и сопостаэить результаты,Таким образом, предлагаемое устройство позволяет провести полную проверку оборудонания контроля и коррекции устройств памяти, работающего при выборке из памяти, а такжеоборудования, которое используетсядля формирования контрольных раэрядон при записи в память, Оборудованийконтроля, используемое в устройствахпамяти для контроля принимаемой информации, может быть проведено путемзадания неверных контрольных разрядов известными методами на выходеустройств, работающих на 1 устройства.памяти.Оборудование контроля приема информации часто совмещается с оборудованием формирования контрольныхразрядов при записи, а схемы формирования контрольных разрядов дляпередачи иэ памяти (узел 11) какправило являются частью узла 10. Приэтом появляется возможность проверить одни и те же нходные схемыдвумя способами, что повышает досто-.верность проверки, Кроме того, при.проверке узла 10 проверяется и оборудование узла 11.Формирование специальных признаков при операциях записи и выборкиможно выполнять различными средствами в зависимости от конкретной реа-лизации устройства. В случае большого набора операций памяти очень часто остаются неиспользуемыми кодыопераций. В случае передачи управляющей информации и информации для записи по одним и тем же шинам числошин как правило определяешься числоминформационных разрядов. При этом вовремя передачи управляющей информации остаются неиспользуемые шины.Таким образом задание специальныхпризнаков практически не вызываетдополнительных затрат оборудования.7 744577 иб Корректор М. Коста ль В,Ве Теслюк Сост авит Техред Л Редактор Т.Гаряче 63/4 Тираж 751ЦНИИПИ Государственногпо делам изобретени113035, Москва, 3-35, Ра;.Ъй -;ы - - .;,.Ф- . юилиал ППППатент , г,уж Подписноо комитета СССРй и открытийущская наб., д. 4 каэ 36 город, ул.Проектная,4 ненной управляющим входом и информационным выходом соответственно с пер:вым выходом узла управления памятьюи первым входом регистра чтения данных, первый узел формирования контрольных разрядов, подключенный входом с первым выходом регистра входйых давных, узел контроля выхсдныхданных, выход которого подключен куправляющим входам регистра чтенияданных и выхбдного регистра данных,и втброй узел Формирования контрольныхразрядов, соединенный входом синформационным выходом регистра чтения данных, входами выходного ре"гйстра данных и узла контроля выхоу 1- ных данных и первым информационным 5 входом памяти, о т л и ч а ю щ е ес я тем, что, с целью сокращения объема оборудования, в устройство введены входной коммутатор, подключенный выходом ко второму информацион "ному входу памяти, и выходной коммутатор, соединенный выходом со входом контрольных разрядов выходного регист.ра данных, информационные входы входного коммутатора подключены соответственно к выходу первого узла формирования контрольных разрядов и третьему выходу регистра управляющей инФормации, информационные входы. второго коммутаторасоединены соответственно с выходом второго узла Формирования контрольных разрядов ивыходом контрольных разрядов регистра чтения дайных, второй и третий выходы узла управления памятьюподключены соответственно к управляющим входам первого и второго коммутаторов. Источники информации,принятые во внимание при экспертизе 1. Селлере Ф. Методы обнаружения ошибок в работе ЭЦВМ. М., Мир,1972. 2, Патент США Р 3465132,кл. 235-153, 1970 (прототип).