Устройство для вычисления логарифма

) Заявл Л 7/38 и нсоединением заявк Гооударстввниый коми СССРрнорнтетпубликова 0.06.80. Бюллетень М 24 ио дедам изобрвт и открмтий(54) УСТРОЙСТ е 6 ыстродей. ем что в Изобретение относится к вычислительной технике предназначено для вычисления логариф. ма при основании два от числа, представленного шестиразрядным параллельным двоичным потенциальным кодом, и может быть исполь.зовано в цифровых устройствах обнаружения радиолокационных сигналов.Известно цифровое устройство для вычисле ния логарифма, содержащее регистр, блок сдви. га и схему управления, выход которой соединен с управляющими входами регистра и бло 1 О ка сдвига. Кроме того, устройство содержит триггер, схему И, схему ИЛИ, два сумматора и запоминающий блок, причем выход блока сдвига соединен со входом первого сумматора, выход этого сумматора соединен со входом схемы ИЛИ, со входом схемы И и первым входом схемы управления, выход схемы ИЛИ соединен со вторым выходом схемы управле. ния идругим входом схемы И, выход схемы И соедттнен с третьим входом схемы управле. ния, выход которой соединен соответственно с входами управления триггера, запоминающего блока, обоих сумматоров и регистров, а выходг запоминающего блока соединен со входом рГистра, выход которого подключен ко входувторого сумматора 11 и 21.Известное устройство вычисляет логарифмчисла, представленного параллельным двоичнымкодомитерационным способом, в течениинескольких тактов работы, При этом для образования только порядка логарифма требуетсястолько тактов работы устройства, сколькоразрядов в коде логарифмируемого числа.Устройство для вычислениялогарифма приосновании два от параллельного двоичногокода небольшой разрядности (порядка 6 - 10разрядов) может использоваться в цифровыхустройствах обнаружения радиолокационныхсигналов. Однако при этом использованиеизвестного устройства затруднительно, так каконо обладает низким быстродействием в силумноготактного режима работы.Цель изобретения - повышениествия устройства.Поставленная цель достигается тустройство для вычисления, логарифма, содер.жащее блок управления, блок сдвига, парал3дельный сумматор, первый элемент ИЛИ и первый элемент И, причем группа выходов блока управления подключена к первой группе входов блока сдвига, введены второй, третий четвертый, пятый элементы И, второй элемент ИЛИ, первый и второй элемент НЕ, дешифра.тор и шифратор, причем выходы шифратора являются (1 - п).ми выходами устройства, а входы соединены с группой выходов блока управления, группа входов устройства подклю. чена кгруппе входов блока управления и ко второй группе входов блока сдвига, первый, второй, третий, четвертый и пятый выходы которого подключены к первым входам первого второго, третьего, четвертого и пятого разрядов параллельного сумматора, а первый и вто рой выходы блока сдвига подключены к пер.вому и второму входам дешифратора, третий, четвертый и пятый выходы блока сдвига под. соединены ко входам первого элемента И, вы ход которого соединен с первыми входами вто рого и третьего элементов И и входам перво. го элемента НЕ, выход которого подсоединен к первому входу первого элемента ИЛИ, второй вход которого подключен к первому вы. ходу дешифратора, а выход первого элемента ИЛИ подключен ко второму входу второго разряда параллельного сумматора, вторые вхо. . ды второго и третьего элементов И подключе. ны ко второму и третьему выходам дешифратора, первый и второй вход четвертого элемента И подключен к третьему выходу блока сдвига и третьему выходу дешифратора соот. ветственно, третий выход блока сдвига соединен со входом второго элемента НЕ, выход ко. торого подсоединен к первому входу пятого элемента И, второй вход которого подключен к четвертому выходу дешифратора, выход третьего элемента И подсоединен ко входу переноса первого разряда сумматора, выходы второго, четвертого и пятого элементов И подсоединены к первому, второму, третьему и четвертому входам второго элемента ИЛИ, выход которото связан со вторым входом второго разряда параллельного сумматора, выходы которого являются (и+1) - п+6-ми выхо. дами устройства. Введение в устройство для вычисления ло. гарифма дополнительных блоков и связей позволяет производить вычисление логарифма при основании два от числа, представленного парал. лельным шестиразрядным двоичным кодом, в виде параллельного трехразрядного кода порядка логарифма и параллельного пятиразрядного кода мантиссы логарифма за время, не превосходящее время срабатывания цепочки последовательно включенных десяти элементов И, - ИЛИ, НЕ и сумматора, что составляет время,744560 ,4прймерно равное одному такту работы известного устройства,На фиг. 1 приведена структурная схема уст.ройства; на фиг. 2 - схема блока управления;на фиг, 3 - схема блока сдвига,Устройство для вычисления логарифма со.держит блок 1 управления, блок 2 сдвига,параллельный сумматор 3, первый элемент ИЛИ4, первый элемент И 5, второй 6, третий 7,10 четвертый 8, пятый 9 и шестой 10 элементы И,второй элемент НЕ 11, первый элемент НЕ 12,шифратор 13, дешифратор 14 и второй эле.мент ИЛИ 15, причем выходы шифратора 13являются выходами устройства, а входы соеди.15 иены с соответствующими управляющими вхо.дами блока 2 сдвита и выходами блока 1управления, пятый вход которого являетсявходом устройства, первйй второй, третий ичетвертый входы также являются входами уст 20 ройства и соединены со вторым, третьим, четвертым и пятым входами блока 2 сдвига, первый вход которого является входом устройст.ва, Пятый выход блока 2 сдвига соединен совторым входом дешифратора 14 и первым вхо25 дом пятого разряда сумматора 3, Четвертыйвыход блока 2 сдвига соединен с первым входом дешифратора 14 и первым входом чет-вертого разряда параллельного сумматора 3,первый вход третьего разряда которого соеди.З 0 нен с первым входом третьего элемента И 7,третьим входом первого элемента И 5, входомпервого элемента НЕ 12 и третьим выходомблока 2 сдвига, второй выход которого соединен со вторыми входами первого 5, второго 6 элементов И и первым входом второго, разряда параллельного сумматора 3, второйвход которого соединен с выходом первого элемента ИЛИ4, второй вход которого соединен со вторымвыходом дешифратора 14, а первый вход соеди40 нен с выходом второго элемента НЕ 11, вход".-."-=-=,- которого соединен с первыми входами пятого .-"="-=",9 и. шестого 10 элементов И и"выходом"пер- "вого элемента И 5, первый вход которого со- - -="-":единен с первым выходом блока 2 сдвига,45 первым входом второго элемента И. 6 и первымвходом первого разряда параллельного сумма-.,.,:,;"ж,ж"тора 3, второй вход которого соединен с вы.ходом второгоэлемейта ИЛИ 15, первый входкоторого соединен сГ"выходомвторого элемейта И б, третий вход которого соединен совторыми входами третьего 7 и шестого 10 эле-,ментов И и выходом первого элемента И 5,первый вход которого соединен с первым выходом блока 2 сдвига, первым входом второго элемента И б и первым входом первогоразряда пара 3 тлельного сумматора 3, второйвход которого соединен с выходом второгоэлемента ИЛИ 15, первый вход которого соединен с выходом второго элемента И 6, третий74456 Хз Х 1 Х 5 Хф ХЗ, ХЗ Таблица 0 1 0 О 1 х, ХО вход которого соединен со вторыми входами третьего 7 и шестого 10 элементов И и первым выходом дешифратора 14, третий выход которого соединен со вторым входом пятого элемента И 9, выход которого соединен с четвер. тым входом второго элемента ИЛИ 15, третий вход которого соединен с выходом четвертого элемента И 8, первый вход которого соединен , ", выходом первого элемента НЕ 12, а второйвход - с четвертым выходом дешифратора 14. ОВыход третьего элемента И 7 соединен со вторым входом второго элемента ИЛг 1 15, а выход шестого элемента И 10 соединен со входом переноса первого разряда параллельного сумматора, Выходы суммы нятиразрядного 5 параллельного сумматора 3 являются выходами устройства.Блок 1 управления, структурная схема которого изображена на фиг. 2, состоит из первого 16, второго 18, третьего 20 и четвертого щ22 элементов НЕ, а также первого 17, второго19, третьего 21 и четвертого 23 элементов И,причем вход первого элемента НЕ 16 соединенс пятым входом блока 1 управления, а выходпервого элемента НЕ 16 подключен к соответствующим входам элементов И 17, 19, 21 и23. Один из входов первого элемента И 17подключен к четвертому входу блока 1 управления и входу второго элемента НЕ 18, выходкоторого подключен. к соответствующим вхо- З 0дам элементов И 19, 21 и 23. Один из входоввторого элемента И 19 соединен с третьимвходом блока 1 управления и входом третьегоэлемента НЕ 20, выход которого подключен ксоответствующим входам третьего 21 и четвертого 23 элементов И, Один из входов третьегоэлемента И 21 соединен со вторым входомблока 1 управления, а выход соединен с четвертым выходом блока 1 управления и входомчетвертого элемента НЕ 22, выход которого 4 а/соединен с соответствующим входом четвертогоэлемента И 23, выход которого соединен спятым выходом блока 1 управления, а одиниз входов соединен с первым входом блока 1управления, 45Блок 2 сдвига состоит из пяти рядов элементов И 24 и четырех элементов ИЛИ 25,причем каждый к-ый ряд схем И 24 содержит5-к элементов И 24, при этом первые входыэлементов И 24 в каждом ряду объединены исоединены с к-ым управляющим входом блока2 сдвига, Вторые входы элементов И 24,имеющих одинаковый м.ый номер, считая спра.ва, во всех рядах объединены и соединены им-ым входом блока 2 сдвига, Выходы элементов1И 24, имеющих одинаковый мый номер, счи. .тая слева, во всех рядах, кроме пятого эле.мента И 24 первого ряда, подключены к соот.ветствующим входам м-ого" элемента ИЛИ 25,О 6Выходы элементов ИЛИ 25 и пятого элементаИ 24 первого ряда являются выходами блока2 сдвига.Для более ясного понимания работы устрой.ства в динамике рассмотрим алгоритм егофункционирования,Используется метод вычисления логарифмапри основании два, заключающийся в следующем,Двоичное число видай= ,Х. 2где Е принимает значение 0 или 1, можнопредставить в видей=й 1: 2;2=2."+ 2.;2 =2 (+ф)оок-х=у у., -" (1)=огде к - номер старшего ненулевогб разрядачисла й. Приближенное значение логарифма пооснованию два от И вычисляют по формулам:ф 1ф 1 ) =К+Х где х" вычисляется по следующим формуламесли 0 К х . 1/4, то х=,х+37 х/128+1/128 (3)если 1(4х ( 1/2, то хф= х+Зх/64+1/16 (4)если 1/2х ( 3/4, то хь= х+7(1-х)/64++1(32 (5)если 3(4 ( х ( 1, то х = х+29(1 - х)/128 (6)Погрешность вычисления логарифма приэтом не превосходит 0,6%,Так как й является шестиразрядным числом, то х имеет пять разрядов, которые обоз.начим х, х , х , х , х , полагая х старшимразрядом, Разряды числа х также обозначимх,", хз хз Х 4 ф, х". учтем также, что уравнению(3) соответствует х, = х = О, уравнению (4)соответствует х" О, х1, уравнению (5)соответствует ха = 1 хд = 0 и уравнению (6)соответствует хя = х 4 = 1. С использованиемэтих соотношений и уравнений (3) -(5) составляется таблица соответствия х и х,хз аг ПримечаниеМ 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 О 0 1 0 1 1 О 0 1 0 1 0 0 О О 1 0 1 О 1 0 0 1 1 0 1 1 0 0 О 1 1 1 1 1 1 0 1 0 0 1,1 1 0 1 1 1 1 О 1 1 1 1 1 1 1 1 С помощью приведенной таблицы синтезирован алгоритм вычисления х в видех= х+2(Ргчх,хгхзГз) + С(х,хгЧхз) "1 ЧЧ хз 4 Ч ххгхзз+ х 1 хгхз 1 ю (7)где Е, = хзх 4, Ег = хзх 4, Гз = хзх 4, Г =хзх 4 (8),первый, второй, третий и четвертый выходы дешифратора.С учетом вышеописанного алгоритма, работа устройства в динамике осуществляется следующим образом.Шестой, пятый, четвертый, третий и второйразряды числа, от которогдвычисляется логарифм, подаются на пятый четвертый, третий, второй и первый входы блока 1 управления, На пяти выходах блока 1 управления формируется код, состоящий из четырех нулей и одной единицы, при этом порядковый номер выхо да, на котором сигнал имеет значение логической единицы, соответствует порядковому номеру старшего ненулевого разряда в коде входного числа. Выходы блока 1 управления 4560"подключеньг ко входам шифратора 13, на трех,выходах которого образуется двоичный кодпорядка логарифма, соответствующий двоично.му коду порядкового номера старшего ненулевого разряда в коде входного числа, от которого вычисляется логарифм.Кроме этого, выходы блока 1 управленйяподключены к управляющим входам блока 2сдвига, который состоит из пяти рядов элемен 10 тов И 24, на вторые входы которых подаютсяразряды кода логарифмируемого числа. При этом на второй вход первого слева элемента И 24 первого ряда подается пятый разряд кода логарнфмируемого числа, на второй вход второго элемента И 24 первого ряда подаетсячетвертый разряд кода логарифмируемого чнс.ла и т, д. В каждом последующем ряду элементов И 24 разряды кода логарифмируемого числа подаются на элементыИ 24 со сдигом на один разряд влево, так что на первый слева элемент И 24 второго ряда подается четвертый разряд логарифмируемого числа, на первый слева элемент И 24 третьего ряда - третий разряд н т, д, Первые входы элементов И 24 объединены н соединены с выходами блока 1 управления так, что если в коде логарифмируемого числа старшим нулевым разрядом является шестой разряд, то в силу того, что сигнал, соответствующий логической единице имеется на первом выходе блока управления, открытым является первый ряд элементов И 24, а остальные - закрыты. Аналогично, ес" ли старшим ненулевым разрядом логарифмируемого числа является пятый, то открытым является второй ряд элементов И 24. Выходы элементов И 24 всех рядов, имеющие одинако.вые порядковые номера, считая слева, объеди.:. иены с помощью элементов ИЛИ 25, Поэтомуна выходах элементов ИЛИ 25 образуется пятиразрядный код остатка Х йз" которого далее формируется мантисса логарифма числа й, Выходы четвертого и третьего, считая справа, элементов ИЛИ 25, являющиеся соответственно пятым и четвертым выходами блока 2 сдвига, подаются на второй и первый входы дешифратора 14, который формирует на первом, втором, третьем и четвертом выходах сигналы, соответствующие функциям Е 1"гз и Г 4 (уравнение (8, Кроме этого, пер вый, второйтретий, четвертый и пятый выходы блока 2 сдвига соединены с первыми вхо.дами первого, второго, третьего, четвертого и пятого разрядов параллельного сумматора 3, а также с соответствующими входами первого элемента И 5, второго элемента И 6, третьего элемента И 7, четвертого элемента И 8, пятого элемента И 9 и шестого элемента И 10, а также первого элемента НЕ 12, Логические эле. менты И 5, 6, 7, 8, 9, и 10, элементы НЕ 11,25 9 7445612, элементы ИЛИ 14 и 15 объединены такимобразом, что на выходах элементов ИЛИ 4,ИЛИ 15 и И 10 формируется трехразрядныйкод поправки, который, суммируясь с кодом Хобразует код мантиссы логарифма на выходахсумматора 3. Для этого вход элемента И 10, подключен ко входу переноса первого разрядасумматора 3, выход элемента ИЛИ 15 - ковторому входу первого разряда сумматора 3,.выход элемента ИЛИ 4 - ко второму входу 10третьего разряда сумматора 3,Таким образом, введение в устройство вычисления логарифма новых схем и связей позФволяет в течение времени, равному одному такту работы известного устройства, формировать код логарифма при основании два в виде трехразрядного кода порядка и пятиразрядного кода мантиссы числа, представленного шести- разрядным двоичным параллельным кодом, Для этой же цели в известном устройстве требует-. ся в среднем не менее десяти тактов работы. В силу этого, предлагаемое устройство облада. ет более высоким быстродействием,Формула изобретения Устройство для вычисления логарифма, со. держащее блок управления, блок сдвига, па. раллельный сумматор, первый элемент ИЛИ и первый элемент И, причем группа выходов блока управления подключена к первой груп. пе входов блока сдвига, о т л и ч а ю щ е ее я тем, что, с целью повышения быстродейст, вия, оно содержит второй, третий, четвертый, ф пятый элементы И, второй элемент ИЛИ, первый и второй элементы НЕ, дешифратор и шифратор, причем выходы шифратора являются (1 - п).ми выходами устройства, а входы соединены с группой выходов блока управления, группа входов устройства подключена к группе входов блока управления и ко второй,0 10группе входов блока сдвига, первый, второй,третий, четвертый и пятый выходы которогоподключены к первым входам первого, в" ро.го, третьего, четвертого и пятого разрядовпараллельного сумматора, а первый и второйвыходы блока сдвига подключены к первомуи второму входам дешифратора, третий, чет.вертый и пятый выходы блока сдвига подсоеди.иены ко входам первого элемента И, выходкоторого соединен с первыми входами второго и третьего элементов И и входам первогоэлемента НЕ, выход которого подсоединен кпервому входу первого элемента ИЛИ, второйвход которого подключен к первомувыходудешифратора, а выход первого элемента ИЛИподключен ко второму входу второго разрядапараллельногосумматора, вторые входы второ .го и третьего элементов И подключены ко вто.рому и третьему выходам дешифратора, пер.вый и второй вход четвертого элемента И подсоединены к третьему выходу блока сдвига итретьему выходу дешифратора соответственно,третий выход блока сдвига соединен со вхо-,дом второго элемента НЕ, выход которого.подсоединен к первому входу пятого элементаИ, второй вход которого подключен к четвер.тому выходу дешифратора, выход третьегоэлемента И подсоедщеи ко входу переносапервого разряда сумматора, выходы второго,четвертого и пятого элементов И подсоединенык первому, второму, третьему и четвертомувходам второгоэлемента ИЛИ, выход которогосвязан со вторым входом второго разряда па.раллельного сумматора, выходы которого яв,ляются 1(п+1) - (и+6-ми выходами устроиства,Источники информации,принятые во внимание при экспертизе1. Мельников А, А. и др. Обработка частотных и временных импульсных сигналов. "Энер.гия", 1976, с. 81-.110.2. Авторское свидетельство СССР Иф 448459,кл. 6 06 Р 7/38, 1974.7445 б 0 ббо Составит елТехред Н, Баб 1Папи дписное Тираж 751 Поейного комитета СССРтений и открытий5, Раушская наб., д, 4/5 Редактор Е. Дорошенко Заказ 3794/13:.:-.: =-= - по делам изобре 113035, Москва, Ж