Устройство для кодирования кода рида-соломона над простым полем

Союз Советских Социалистических Реслублин(51)М, Кл,2 с присоединением заявки Мо(23) Приоритет 6 06 Г 11/10Н 04 Ь 1/10 Государственный комитет СССР ио делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ КОДА РИДА-СОЛОМОНА НАД ПРОСТЫМ ПОЛЕМ Изобретение относится к электронным дискретным устройствам систем автоматики, телемеханики, вычисли" тельной техники и связи. Оно предназначено для использования в системах передачи и хранения дискретной информации. Причем, использование целесообразно в случаях, когда необходимо кодировать информацию таким образом, чтобы при декодировании оказалось возможным исправление много" кратных независимых ошибок количество избыточных символов было, по возможности, минимальным,15 В указанных условиях применение кода Рида-Соломона целесообразно, так так как этот код обладает минимальной возможной избыточностью при заданном количестве исправляемых ошибок. Использование изобретения в системах передачи и хранения дискретной информации (в частности, построение декодиру:ощих программ) необходимо 25 осуществлять с учетом того, что код Рида-Соломона представляет собой код над простым полем. Это означает, что основанием кода является простое число, ЗЬ 2Известны устройства для кодирования корректирующих кодов с основани" ем с 1 (где с 1) 2), осуществляющие кодирование информации таким образом, что при декодировании возможно исправление многократных независимых ошибок Эти устройства содержат блок управления и вычислительный блок, состоящий из п-раэрядов, каждый из которых содержит сумматор по модулю, основания кода и ячейку сдвига (п - количество контрольных символов);,для кодирования используется циклический корректирующий код над конечным полем с ос" нованием . В частности, в качестве такого кода может быть взят и циклический вариант кода Рида-Соломона над простым полем 11. Кодирование в известных устройствах осуществляется путем деления инФормационного многочлена на порождаю". щий многочлен кода, указанные известные устройства содержат сравнительйо много оборудования, так как. вычисли-, тельный блок включает умножитель, осуществляющие операции над конечным полем с основанием с 1Этот недостаток частично устранен в устройствах, которые не содержатумножиТелей, благодаря тому, чтоиспользуют коды с проверочной матрицей, составленной из чисел сочетаний.Йаиболее близким по технической в "сущности к предлагаемому являетсяустройство для кодирования кода РидаСоломона над простым полем содержащееблок управления и вычислительныйблок, состоящий из п-разрядов, каждыйиэ которых содержит сумматор по модулю основания кода и ячейку сдвига,причем первый вход сумматора младше-го разряда вычислительного блока связан со входом устройства. Устройство кодирует информацию с помощью кода Рида-Соломона над простым полем. Контрольные символы вычисляются путем ре шениясистемы управлений, а не путем деления многочленов.Процесс вычисления контрольныхсимволов состоит из четырех этапов.В т ечени е первых двух этапов вычис"ляютсн правые части уравнений, В "течение третьего этапа система уравнений решается. На четвертом этапе "полученные контрольные символы выдаются на выход 2). 25Недостатком известного устройстваявляется относительно низкое быстродействие. После подачи в устройствовсех информационных символов необходимо еще 2 п-тактов сдвига (второй и 30третий этап) прежде, чем начнут выда ваться контрольные символы.Цель изобретения - повышение быстродейстния устройства.Поставленная цель достигается тем,что в устройство для кодированиякода Рида-Соломона над простым полем, содержащее блок управления, п-ячеек,сдвйга-и и-сумматоров по модулю с,причем вход первого сумматора по модулюявляется входом устройства,а выход и-го сумматора по модулю сявляется выходом устройства, введенып-коюутаторов,первый вход упранлениякоторых соединен с первйм вйходбм "блока уйрайления, а второй рход 45управления которых - с(1+1) выходом блока управления, где 1 - порядковый номер коммутатора, выход 1-госумматора подключен к первому входу .(1+1)-го сумматора, к первому информационному входу 1-го коммутатора ивторому информационному входу (и+1-1)го коммутатора, выход 1-го коммутатора подсоединен ко входу 1-ой ячейкисдвига, выход которой подсоедийенко второму входу 1-го сумматора.Введение коммутатора в каждыйразряд вычислительного блока, вышеуказанные связ) введенных коммутаторов с другими узлами устройства, а также новые связи сумматоров и ячеек 60 сдвига между собой позволяют повысить быстродействие устройства за счет "исключения второго этапа и совмещеКйя во времени третьего и четвертогоэтапов работы, В предлагаемом устрой ( стве правыечасти уравнений вычисляются уже на первом этапе работы, в связи с чем второй этап становится ненужным. Решение системы уравнений выполняется одновременно с выдачей контрольных символов, в связи с чем третий и четвертый этапы совмещаются во времени. В результате, в предлагаемом устройстве контрольные символы выдаются сразу же после поступления в устройство всех информационных символов. Следовательно, быстродействие предлагаемого устройства выше, чем быстродействие известного.На чертеже представлена блок-схе- ма предлагаемого устройства для кодирования кода Рида-Соломона над простым полем.Устройство содержит блок 1 управления, предназначенный для формирования двоичных управляющих сигналов, содержащий генератор тактовых импульсов; вычислительный блок 2, состоящий из п-разрядов, причем и-й разрядявляется старшим, 1-й разряд является младшим. Число разрядов и совпадает с количеством контрольных симвОлов и на единицу меньше кодового расстояния, сумматоры 3,.,3 по модулю основания кода (т.е. сумматоры по модулю с), ячейки 4(, ,4 сдвига, первые входы 515сумматоров, коммутаторы 61 б рр первые управляющие входы 7.7 н коммутаторов, выходы 8,8 блока 1 управления, соответствующие разрядам вычислительного блока (выход 8 соответствует в-му разряду), первые информационные входы 99 п ком- . мутаторов, вторые, информационныеВходы 101 810 и коммутаторов вторые входы 11 ,,11 сумматоров, вторые управляющие входы 1212 п коммутаторов, выход 13 блока 1 управления, связанный со вторыми управляющими входами коммутаторов.В обозначениях вида 3 47 щ,9 п,.,12 пиндекс в указйвает чтосоответствующий узел или соответствующий вход принадлежат в-му разрядублока 2.Тактовые входы всех ячеек 4(4сдвига связаны с выходом генераторатактовых импульсов, (Эти связи начертеже не показаны),,. Выход сумматора 3 (где в=0,1.и) связан со входами 5+, 9 щ 10,ЬВйход сумматора 3 п.связан со вхо-,дами 9 п и 101, а также подключен квыходу устройства.Выходы 8 (где в=0,1и) соединены со входами 7,. Входы 12, 121,12 Объединены и подключены к выходу 13. Выход коммутатора б (гдев=0, 1п) через ячейку сдвига подсоединен ко входу 11. Вход 51 связансо входом устройства.Работу устройства можно разбитьна два этапа.74457 б формула изобретения ставитель В.Субботихред И. Асталош КПодписное Тираж 751Государственного комитета СССРлам изобретений и открытийква, Ж, Раушская наб., д, 4 к лиал ППП Патент, г. Ужгород, ул. Проектная,4 Основные технико-экономические преимущества предлагаемого изобретения заключаются в том, что быстродействие устройства выше быстродействия известных устройств за счет того, что в предлагаемом устройстве контрольные символы начинают выдаваться сразу же после того, как заканчивается поступление в устройство информационных символов. устройство для кодирования кода Рида-Соломона иадпростым полем, содержащее блок управления, и-ячеек сдвига и и-сумматоров по модулю д,причем вход первого сумматора по модулю д является входом устройства, а выход п-го сумматора по модулю дявляется выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит п-коммутаторов, первый вход управления кбторых соединен с первым выходом блока управле.с ния, а второй вход управления которых - с (1+1 выходом блока управления, где 1 - порядковый номер коммг" татора, выход 1-го сумматора подключен к первому входу (1+1) -го сумма.тора, к первому информационному входу 1-го коммутатора и второму информационному входу (и+1-1)-го коммутатора, выход 1-го коммутатора подсоединен ко входу 1-ой ячейки сдвига, выход которой подсоединен ко второму входу 1-го сумматора. 15 Источники информации,принятые во внимание при экспертизе1. Питерсон У. Коды, исправляющиеошибки, М., Мир, 1976, с. 254,рис, 8.2,2. Авторское свидетельство СССР9443385, кл. С 06 Р 11/10, 1974 (прототип) .