Асинхронный последовательный регистр

) 4 ПИСАНИЕ ИЗОБРЕТЕдвторСНомЧ свиДЕТЕПьСтв 11 Ь 1 Й ПОГ.Т 1 Е.Т 1 СБЛТР,ГЬН 1 И г/) 111(Р 5) 11 з гис Пгте . Т гО, ,о г р г: тек еоа асэ е (с а р г .: о гт сос.то гнгор;одм 5 н яемле Таей ь, ) Ю ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский электрский инс титут им, В .И. угьгэ, 1372361 А 1 Ог Р( . ГТС ОтНОСгтСЯ.ЕЛ.НТ Г И МСгжвт бЧтгт грт л актгрованире. Тгс рег гдвгга, 1 еяЕГгтв ЯЬГ стог 1 ГОВЛГТгЭГГго рс "тгра а Регтэстрческ 1 гга.тг ти и тмг ет5 и Тл 23улрантСОЕД.ГЯЕТЬГЕ С ЦСтОгнГГГ, ГГГТ 5 ОРМаДИОГЭЛЕ Вгъагэг яггтг.т ГГд 7, соеди1372361 1 О 20 25 30 с приемником информацииКаждаяячейка памяти 1 регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-ИЛИНЕ 20, 21, 22, выходы которых являются выходами 4, 5, 6 регистра. Последовательно соединенные ячейки 1регистра образуют два канала передачи информации: канал передачи единиц и канал передачи "нулей . При Изобретение относится к вычислительной технике и может быть исполь,зовано при проектировании асинхронных регистров сдвига.Целью изобретения является повышение быстродействия регистра.На фиг.1 приведена схема асинхронного последовательного регистра; на фиг.2 - схема его ячейки памяти,Регистр состоит из ячеек 1 памяти и имеет информационные входы 2 и 3 и управляющий выход 4, соединяемые с источником информации, информационные выходы 5 и 6 и управляющий вход 7, соединяемые с приемником информации. Каждая ячейка 1 памяти регистра имеет входы 8-15 и выходы 16-19. Регистр содержит дополнительные элементы И-СПИ в20-22, выходы которых являются выходами 4-6 регистраКаждая ячейка 1 содержит элементы И-ИЛИ-НЕ 23-26, выходы которых являются се выходами 16-19Асинхронный последовательный регистр работает следующим образом. Каждая ячейка 1 имеет четыре устойчивых состояния (значения ее выходов 16-19): 0101, 0110, 1001 и 1010Благодаря блокирующим связям выходов 16-19 последующей ячейки с входами 12-15 данной, изменение состояния данной ячейки становится возможным только после того, как состояния данной и последующей ячеек З 5будут олинаковы. Иначе говоря, перепись информации с выходов 16-19 предыдущей ячейки в данную через еевходы 8-11 становится возможной только после того, как информация, заэтом факт передачи порции информации по каждому иэ этих каналов фиксируется не состоянием ячейки 1 как таковым, а изменением этого состояния.Один разряд регистра составляет однаячейка 1 - в предлагаемом регистредопустима плотная запись информации,Исключение составляют две первые идве последние ячейки 1, 2 ил. писанная ранее в данную ячейку, будет переписана в последующую ячейку.Последовательно соединенные ячейки 1 регистра образуют два канала передачи информации: канал передачи единиц" и канал передачи "нулей При этом факт передачи порции информации по каждому из этих каналов фиксируется не состоянием ячейки 1 как таковым, а изменением этого состояния. Таким образом, коду "1" соответствует состояние 0101 (0110) ячейки 1, если ее предыдущее состояние было 1001 (1010), и, наоборот: состояние 1001 (1010), если ее предыдущее состояние было 0101 (0110), Аналогично коду нуля соответствует состояние 0101 (1001) ячейки 1, если ее предыдущее состояние было 0110, (1010), и, наоборот: состояние 0110 (1010), если ее предыдущее состояние было 0101 (1001) .Один разряд регистра составляет одна ячейка 1 В предлагаемом регистре допустима плотная запись информации. Исключение составляют две первые и две последние ячейки 1,При изменении состояния каждой ячейки 1, кроме первой и последней, переключение пар ее элементов 23, 24 и 25, 26 происходит через транзитное состояние 00, а состояние 11 в этих парах возникнуть не может. Поскольку каждая ячейка 1, кроме первой и последней, изменяет свое состояние при подаче соответствующего количества единичных значений на ее входы 8-15, то воспринимаются только устойчивые состояния соседних в ней ячеек, а их транзитные состояния не воспринимают 1372361, ся, т.е, они не нарушают правильногофункционирования регистра,Элементы 23 и 24 (25 и 26) первойи второй ячеек 1 образуют счетныйтриггер, построенный по схеме И-Бс разнополярным управлением. Когдана обоих входах 2 и 3 регистра имеются значения "0, т,е. информацияна этих входах отсутствует, перваяячейка 1 устанавливается в такоесостояние, что значения на выходахее элементов 23-26 противоположнызначениям на выходах элементов 23-26второй ячейки 1. В результате на одном из входов каждой группы И элемента 20 имеется значение "0", и навыходе этого элемента, т.е. на выходе 4 регистра, появляется значение"1", Перепись информации иэ первойячейки 1 во вторую блокируется приэтом нулевыми значениями на входах 2и 3 регистра.Приняв единичное значение с выхода 4 регистра источник информации 25может подать очередной разряд сдвигаемого кода на входы 2 и 3 регистра,те, установить на одном из этихвходов значение "1", в результатечего изменяется состояние второй 30ячейки 1 регистра, причем, если передается единица (значение "1" навходе 2 регистра), то изменяются ипротивоположные значения на выходахэлементов 23, 24 второй ячейки 1, аесли передается нуль (значение "1"на входе 3 регистра), то изменяютсяФна противоположные значения на выходах ее элементов 25 и 26,Изменение состояния второй ячейки 401 происходит, если ее предыдущеесостояние переписано в третью ячейку 1. Состояние второй ячейки 1, полученное в результате подачи информации на входы 2 и 3 регистра, передается по нему от ячейки к ячейке дотех пор, пока не достигнет его предпоследней ячейки 1, Изменения состояния первой ячейки 1 не происходитиз-за того, что в одной из пар ееэлементов 23 и 24 или 25 и 26 онозаблокировано единичным значением навходе 2 или 3 регистра, а состояниевыходов элементов другой пары противоположно состоянию выходов аналогичных элементов второй ячейки 1 реги 55стра.В результате изменения состояниявторой ячейки 1 регистра на входах одной из групп И элемента 20 устанавливаются значения "1", а на выходе этого элемента (выходе 4 регистра) значение 0. Получив это значение, источник информации может снова установить значения "0" на обоих входах 2 и 3 регистра (снять информацию с его входов) и т.д;Когда на входе 7 регистра имеется значение0", запись информации в предпоследнюю ячейку 1 регистра заблокирована и происходит изменение состояния последней ячейки 1 регистра. В результате значения на выходах элементов 23-26 этих ячеек станут одинаковыми (пары элементсв 23, 24 и 25, 26 этих ячеек образуют КБ -триггеры, построенные по схеме М-Б с разнополярным управлением), и на одном из входов каждой группы И элементов 21 и 22 появится значение "О", а на выходах этих элементов (т.е. выходах 5 и 6 регистра) - значение "1", информация на этих выходах отсутствует,Для того, чтобы считать информацию из регистра, приемник должен установить на его входе 7 значение "1", которое блокирует изменение состояния последней ячейки 1 регистра и разрешает запись информации в предпоследнюю его ячейку 1, Если приэтом изменятся значения выходов элементов 23 и 24 предпоследней ячейки 1, т.е, очередной разряд сдвигаемого кода имеет единичное значение, то на входах одной из групп И элемента 21 появятся значения "1, а на выходе этого элемента (выходе 5 регистра) значение "0", Если же при этом изменятся значения выходов элементов 25 и 26 предпоследней ячейки 1, т.е, очередной разряд сдвигаемого кода имеет нулевое значение, то на входах одной из групп И элемента 22 появятся значения "1", а на выходе этого элемента (выходе 6 регистра) - значение "0".Получив информацию с выходов 5 и 6 регистра, приемник может снова установить значение "1" на его входе 7 и т.д.Для того, чтобы очистить регистр перед работой, надо изменением значения на его входе 7 считывать из него информацию до тех пор, пока состояния всех его ячеек не станут одинаковыми.При записи информации в ячейку 1 происходит переключение одной из парформула изобретения Асинхронный последовательный ре гистр, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-ИЛИ-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти соединены соответственно с входами первых групп И второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ данной ячейки па 50 мяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИНЕ каждой ячейки памяти, кроме последней, соединены соответственно с первыми входами вторых групп И вто 55 ее элементов 23 и 24 или 25 и 26,т,е. время записи информации в ячейку 1 составляет 2 , где- задержкаэлементов И-ИЛИ-НЕ, Следующая запись5информации в данную ячейку 1 сможетпроизойти только после того, как еесостояние будет передано в следующуюячейку 1, те. через время, равное2. В результате частота выполнения 10операции сдвига в ячейках 1 регистра,без учета его первых и последних ячеек,составляет 1/(4), Запись информации н регистр (его вторую ячейку 1)сопровождается последонательным переключением трех элементов 23 и 24(25 и 26) второй ячейки 1 и 20, т.е,длится 3 , Подготовка к следующейзаписи (изменение состояния первойячейки 1 регистра) также сопровождается последовательным переключениемтрех элементов 23 и 24 (25 и 26)первой ячейки 1 и 20, т,е. такжедлится 3Таким образом, частота ныполнения 25операции сдвига с учетом работы двухпервых ячеек 1 регистра составляет1/(6 ). Считывание информации изрегистра, так же как и запись, сопровождается последовательным переключеппем трех элементов 23 и 24(25 и 26) предпоследней ячейки 1 и21 (22), т,е. длится 3 " .Подготовкак следующему считыванию также сопровождается переключением трех элементов 23 и 24 (25 и 26) последнейячейки 1 и 21 (22), т.е. длится 3 С,Таким образом, частота выполненияоперации сдвига с учетом работыдвух последних ячеек 1 регистра составляет 1/(б ),рого, перного, четвертого и третьего элементов И-ИЛИ-НЕ последующей ячейки памяти, выходы первого, нторого, третьего и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, соединены с вторыми входами вторых групп И соответствующих элементов И-ИЛИ-НЕ предыдущей ячейки памяти, а выходы второго и третьего элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами вторых групп И третьего и второго элементов И-ИЛИНЕ данной ячейки памяти, о т л и - ч а ю щ и й с я тем, что, с целью повышения быстродействия регистра, выходы перво-.е, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме трех последних, соединены с первыми входами третьих групп И второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ последующей ячейки памяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, второй и последней, соединены с вторыми входами третьих групп И соответствующих элементов И-ИЛИ-НЕ предыдущей ячейки памяти, выходы первого и четвертого элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами третьих групп И третьего и четвертого, первого и второго элементов И-ИЛИ-НЕ данной ячейки памяти, выходы второго и третьего элементон И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, предпоследней и последней, соединены соответственно с третьими входами второй группы И третьего и четвертого и первого и второго элементов И-ИЛИ-НЕ данной ячейки памяти, выходы первого и второго элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И третьего и четвертого элементов И-ИЛИ-НЕ предыдущей ячейки памяти, выходы четвертого и третьего элементов И-ИЛИ-НЕ каждой ячейки памяти, кроме первой, второй и последней, соединены с четвертыми входами соответственно третьих и вторых групп И первого и второго элементов И-ИЛИ-НЕ предыдущей ячейкипамяти, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ первой ячейки памяти соединены соответственно с вторыми входами вторых групп И ее второго, первого, четвертого и третьего элементов И-ИЛИ-НЕ, вторые входы первых групп И первого и второго элементов И-ИЛИ-НЕ первой ячейки памяти и пятые входы вторых и третьих групп И первого и второго элементов И-ИЛИ-НЕ второй ячейки памяти являются прямым информационным входом регистра, а соответствующие входы третьего и четвертого элементов И-ИЛИНЕ первой ячейки памяти и третьего и четвертого элементов И-ИЛИ-НЕ второй ячейки памяти являются инверсным информационным входом регистра, третьи входы вторых групп И элементов И-ИЛИНЕ предпоследней ячейки памяти и вторые входы первых групп И элементов И-ИЛИ-НЕ последней ячейки памяти являются управляющим входом регистра, выходы первого, второго, третьего и четвертого элементов И-ИЛИ-НЕ последней ячейки памяти соединены соответственно с вторыми входами первых групп И ее второго, первого,четвертого и третьего элемецтов 5И-ИЛИ-НЕ, регистр содержит три дополнительных элемента И-ИЛИ-НЕ, первыеи вторые входы первой, второй, третьей и четвертой групп И первого иэкоторых соединены соответственно свыходами первого, второго, третьегои четвертого элемецтов И-ИЛИ-НЕ первой и второй ячеек памяти, а выходявляется управляющим выходом регистра, выходы второго и третьего дополнительных элементов И-ИЛИ-НЕ являются соответственно прямым и инверсныминформационными выходами регистра,первые входы первой и второй группИ соединены соответственно с выходамипервого и нторого и третьего и четвертого элементов И-ИЛИ-Ш; последнейячейки памяти, а вторые входы - с выходами второго и первого и четверто го и третьего элементов И-ИЛИ-НЕпредпоследней ячейки памяти.