Запоминающее устройство с самоконтролем

Союз СоветскккСоциалнсткческккРеспубики Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 855730(51) М. Кл. 6 11 С 11/00 с присоединением заявки ЭЙ Рюударстааакый кемитет СССР в аеяям изобретений и аткрытвЯ(72) Авторы изобретения Киевский ордена Ленина лолитехнический институт им. 50 в летВеликой Октябрьской социалистической революции(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛ контролем, которое содержит накопитель, регистр адреса, блоки кодирования н декодирования, связанные с накопителем, входной и выходнои регистры, блоки схем И н ИЛИ 1 т.Недостатком этого устройства является невысокая надежность,Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, подключенный через адресные формирователи и вентили к регистру адреса и через разрядные формирователи и вентили - к выходу блока кодирования и входу блока декодирования, подсоеди. пенному к блоку управления и выходному регистру, входному регистру и блоку схем И; схему и-разрядного сравнения, входы которой подключены к выходам входного и выходного регистра, а выходы - к блоку управления и блоку схем ИЛИ, к которому подсоединен выход входного регистра и выход блока схем И; блок схем ИЛИ, к которому подключены Изобретение относится к запоминающимустройствам. Известно запоминающее устройство с само,входной регистр и информационные шины, ивыход которого соединен со ходом блокакодирования (21,Недостатками этого устройства являютс"малая эффективная емкость и низкая надеж%ность, так как при возникновении многократных ошибок, превышающих корректирующуюспособность применяемого кода, они нсправля.ются неверно,Цель изобретения - оповышение надежностии эффективной емкости устройства,Поставленная цель достигается тем, что взапоминающее устройство с самоконтролем, содержащее накопитель, регистр прямого кода,1блок коррекции, первую схему сравнения, элементы И и блок управления, причем входынакопителя подключены к выходам регистрапрямого кода, входам блока коррекции иодним из входов первой схемы сравнения, вы 20ходы накопителя соединены с информационными входами регистра прямого кода, одни иэинформационных выходов блока коррекцииподключены к первым входам элементов И,а управляющий выход - к первому входу5730 5 1 О 3 85 блока управления, первый выход которого сое. динен со вторыми входами элементов И, выходы которых являются выходами устройства, второй выход блока управления подключен к управляющему входу регистра прямого кода, введены регистр обратного кода и вторая схема сравнения, причем информационные и управляющий входы регистра обратного кода ,соединены соответственно с выходами накопи. теля и е третьим выходом блока управления, выходы регистра обратного кода подключены к другим входам первой схемы сравнения, одни иэ входов второй схемы сравнения соеди иены с другими информационными выходами блока коррекции, другие входы - с выходами первой схемы сравнения, выход второй схемы сравнения подключен ко второму входу блока управления.Иа чертеже изображена функциональная схе. ма предлагаемого устройства.Устройство содержит накопитель 1, регистр 2 прямого кода, регистр 3 обратного кода, первую 4 и вторую 5 схемы сравнения, блок 6 коррекции с информационными выходами 7 и 8, эле. менты И 9 и блок 10 управления, Входы нако. питсля 1 подключены к выходам регистра 2 прямого кода, входам блока 6 коррекций и одним из входов первой схемы 4 сравнения, Выходы накопителя 1 соединены с информационными входами регистра 2 прямого кода, Одни из информационных выходов 7 блока 6 коррекции подключены к первым входам элементов И 9, а управляющий выход - к первому входу блока 10 управленид, первый выход которого соединен со втррыми входами эле. ментов И 9, выходы которых являются выхо. дами устройства. Второй выход блока 10 управления подключен к управляющему входу регистра 2 прямого кода.Ф Входы регистра 3 обратного кода соединены соответственно с выходами накопителя 1 и с третьим выходом блока 10 управления. Выходы регистра 3 обратного кода подключены к другим входам первой схемы 4 сравнения, Одни из входов второй схемы 5 сравнения соединены с другими информационными выходами 8 блока 6 коррекции, другие входы - с выходами первой схемы 4 сравнения. Выход второй схемы сравнении подключен ко второму входу блока 10 управления.Устройство работает следующим образом.При реализации режима чтения на управляющий вход регистра 2 прямого кода со второго выхода блока 10 управления подается разрешающий сигнал, в результате чего кодовое слово считывается с ячейки накопителя 1 на ре-. гистр 2 прямого кода, с выхода которого оно поступает на блок 6 коррекции, Если в процес. 15 20 25 30 35 40 45 50 55 се чтения ошибки не возникают, то контрольные разряды покажут отсутствие ошибок обэтом свидетельствует сигнал на управляющемвыходе блока 6 коррекции, подключенном кпервому входу блока 10 управления, и блок10 управления выдает разрешающий сигнал, покоторому считанное из накопителячисло синформационного выхода 7 блока 6 коррекциичерез элементы И 9 поступает на выход уст.ройства,Если в режиме хранения и чтения произошли ошибки, то при декодировании считанного слова в блоке 6 коррекции контрольные разряды покажут, в каких именно разрядах слова они имеются. Затем производится коррекция этих ошибок (например, инвертирование ошибоч. ных разрядов). При наличии ошибок сигнал на первом выходе блока 1 О управления запрещает прохождение числа на выход устрой. ства, кодовое слово с регистра 2 прямого кода записывается обратным кодом в накопитель 1 в ту же ячейку, а затем считывается по разре. шающему сигналу на третьем выходе блока 10 управления в регистр 3 обратного кода. После этого коды числа с регистров 2 и 3 поступают на первую схему 4 сравнения, которая поразрядно сравнивает их и фиксирует номера разрядов, в которых прямой и обратной коды числа совпадают, следовательно, в этих разрядах ячейка накопителя 1 имеет отказы. Номера разрядов, в которых имеются ошибки, определенные при декодировании,с выхода 8 блока 6 коррекции поступают на вторую схему 5 сравнения, где последовательно сравниваются с каждым из элементов множества номеров отказавших разрядов, которые поступают с выхода первой схемы 4 сравнения, и производит. ся определение попадания множества разрядов, в которых осуществлена коррекция, в множество отказавших разрядов. Если имеет место попадание, о чем свидетельствует сигнал на выхо. де первой схемы 5 сравнения, то блок 10 управления выдает на первый выход разрешающий сигнал, по которому скорректированное кодо.овое слово с информационного выхода 7 блока 6 коррекции через элементы И 9 поступает на выход устройства, В случае непопадания сигнал на первом выходе блока 10 управления запрещает поступление считанного слова на выход устройства. Это означает, что произошла многократная ошибка, превышающая корректирующую возможность кода, и номера разрядов, подлежащих коррекции, определены при декодировании неверно, Обнаружить эту ситуацию удается эа счет определения множества отказавших разрядов и определения попадания в это множество номеров содержащих ошибки разрядов, опреде. ленных при декодировании.ВНИИПИТираж 64 Заказ 6922/72Подписное 5 Я 557Технико - экономическое преимущество предлагаемого устройства заключается в повышении надежности и увеличении эффективной емкости за счет обеспечения возможности обнаруживать многократные ошибки в ячейках накопителя без увеличения количества контрольных разрядов,Формула изобретения Запоминающее устройство с самоконтролем, содержащее накопитель, регистр прямого кода, блок коррекции, первую схему сравнения, элементы И и блок управления, причем входы 15 накопителя подключены к выходам регистра прямого кода, входам блока коррекции и од. ним из входов первой схемы сравнения, выходы накопителя соединены с информационными входами регистра прямого кода, одни из ин. 20 формационных выходов блока коррекции подключены к первым входам элементов И, а управляющий выход - к первому входу блока управления, первый выход которого соединен со вторыми входами элементов И, выходы 25 30 екоторых являются выходами устройства, вто. рой выход блока управления подключен к уп.равляющему входу регистра прямого кода, о т л и ч а ю щ е е с я тем, что, с цельюповышения нздежносжи эффективной емкости устройства, оио содержит регистр обратного кода и вторую схему сравнения, причем инфор.мационные и управляющий входы регистра обратного кода соединены соответственно с выходами накопителя и с третьим выходом блока управления, выходы регистра обратного кода подключены к другим входам первой схемы сравнения, одни из входов второй схемы сравнения соединены с другими ин. формационными выходами блока коррекции, друтне входы - с выходами первой схемы сравнения, выход второй схемы сравнения подключен ко второму входу блока управления. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Яф 433542, кл. б 11 С 29/00, 1974.2. Авторское свидетельство СССР И 470866, кл. 6 11 С 29/00, 1975 (прототип). Филиал ППП "Патент",г.ужгород, ул. Проектная, 4