Запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯХ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиинСоциалистичесии кРеспублни 1 н 373275(5)М. Кл. О 11 С 7/00 ЪеудерстеенныХ комитет СССР ае дедам изобретений н вткрытнХ(71) Заявитель Московский ордена Трудового Красного Знаменитекстильный институт им. А. Н, Косыгина(54) ЗАПОМИНАЮЩЕЕ УСТРОЙгТВО 15 Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительныхмашинах (ЦВМ) и устройствах автоматики.Известно запоминающее устройство (ЗУ),содержащее накопитель, регистр адреса, дешифратор, координатные ключи Х и У, выходные усилителислабых сигналов со стробированиемот общего формирователя строба 1.Данное ЗУ менее помехоустойчивои надежно, чем другие подобные ЗУиз-за наличия помех в фазе с полезнымсигналом и усложнения схем накопителя и выходных усилителей, Для различения выходных сигналов "0" и "1"приходится применять амплитудные ивременные селекторы,. пороговые схемы и специальные схемы стробирования, однако это приводит к усложнению схем устройства, особенно работающих в широком диапазоне механических и климатических воздействий.,Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее регистр адреса, один из входов которого подключен к кодовой шине Установка . Он , другие входы - к кодовым шинам адреса, а выходы подключены соответственно к входам дешифрато" ра и формирователя адресных токов, соответствующий вход формирователя адресных токов подключен к одной из кодовых шин, а выходы соединены с вхо дами накопителят усилители считывания, одни входы которого соединены с входами формирователя строба и блокуправления 22Однако в данном устройстве из-за наличия паразитных индуктивностей и емкостей, а также помех питания входной сигнал "О" представляет соЪбой не отсутствие импульса, а ими н пульс в фазе с полезным сигналом 1 что может привести к ложному срабатыванию - фиксации сигнала вместо0 20 ЭО 35 40 45 3 87сигнала "О" . Аналогичная ситуа "ция может возникнуть как в ОЗУтак и ПЗУ трансформаторного типа спрямой прошивкой (когда при записии 11О провод обходит ферритовый сердечник), в которых наиболее существенны помехи из-за наличия паразитных емкостей и индуктивностей междупрошивающими проводами. Наличиеэтих, помех значительно ухудшаетпомехоустойчивость трансформаторныхПЗУ, а следовательно и их надежность.Цель изобретения - повьппениенадежности устройства за,счет подавления помех и фазового различия выходных сигналов "О" и "1",Поставленная цель достигается тем,что в запоминающее устройство введены дополнительный формирователь адресных токов, дополнительный накопительблок задержки, триггер запуска, блок элементов И, элементИЛИ, элементы И, причем входы первого элемента И подключены к соответствующим кодовым шинам, выход первого элемента И соединен с входомтриггера запуска, первый и второйвыходы которого подключены соответственно к первым входам второго итретьего элементов И, вторые входыкоторых соединены с одними выходами блока задержки, другие выходыкоторого соединены с первыми входами блока элементов И, вторые входыкоторого подключены к одному из выходов дешифратора, другой выход дешифратора и выход второго элемента Иподключены к соответствующим входамдополнительного формирователя адресныхтоков, выход которого соединен с однимиз входов доподнительного накопителя,выходы третьего элемента И и блока",л"ментов И соединены с входамиэлемента ИЛИ, выход которого подключен к входу формирователя строба,выходи основного накопителя соединены с другими входами дополнительногонакопителя, выходы которого подключены к другим входам усилителя считывания, выходы блока управления подключены к . соответствующему входудополнительного формирователя адресФных токовНа чертеже представлена структурная схема запоминающего устройства.Запоминающее устройство содержит регистр адреса 1, формирователь2 адресных токов, .накопитель 3,усилитель считывания 4, формирователь 32754 5 строба, дополнительные накопитель б и формирователь 7 адресных токов,блок 8 управления, дешифратор 9,триггер О запуска, блок 1 задержки,блок 12 элементов И, элементы 13-15 И,элемент 1 б ИЛИ,Работа данного запоминающего устройства существенно отличается отизвестных при считывании информациииз накопителя, так как в данном устройстве производится опрос не толькочисловой линейки по выбранному адресу в накопителе 3 с помощью регистра 1 и формирователя 2, но н . дополнительным накопителем 6 с помощьюдополнительного формирователя 7 идешифратора 9. Полученные выходные сигналы суммируются на выходныхразрядных шинах, и на входы усилителя 4 считывания поступают. сигналы"О" и "1", различающиеся по фазе,Это значительно упрощает селекциювыходных сигналов, повышает помехоустойчивость усилителя 4 и надежностьзапоминающего устройства.В режиме считывания из другихустройств ЦВИ на кодовые шины поступают сигналы кода адреса, "Запуск","УстановкаО,", "Включение дополнительного накопителя". Сигнал "Установка О подготавливает к работетриггеры регистра 1 и устанавливаетв исходное состояние триггер 1 О запуска дополнительного накопителя 6,Сигналы кода адреса через регистрадреса поступают на дешифратор иформирователь 2 адресных токов, и посигналу "Запуск" в выбранной числовой линейке накопителя 3 протекаетток опроса, Формируя в выходных шинахнакопителя сигналы "О" и "1". Этисигналы из-за помех могут значительно,отличаться друг от друга, чтозатрудняет их надежное различение.В случае поступления из кодовой шины сигнала "Включение дополнительного накопителя" сигнал "Запуск" также. через первый элемент 13 И вызывает срабатывание триггера 1 О запуска дополнительного накопителя 6 и 50 поступает на блок 11 задержки 11. Через блок 11 и элемент 14 И по сиг-. налу разрешения с триггера 1 О эадержанный сигнал "Запуск" запускает дополнительный формирователь 7 сзадержкой по времени определяемойдешифратором 9. Амплитуда и фронттока опроса дополнительного накопителя б, поступающего с формировате;5 8732 ля 7, регулируется с помощью блока 8 управления (по амплитуде тока и фронту импульса тока определяется амплитуда дополнительных выходных сигналов в разрядных шинах 1.фаза тока в накопителе 6 от формирователя 7 выбирается таким образом, чтобы выходные сигналы от накопителя 6 в разрядных шинах были противоположны сигналу "1", ,; В накопитель 6 записывается одинако О вая информация во всех разрядах (например, все "1") . В результате опроса числовой линейки в накопителе 3 и дополнительной числовой линейки в накопителе 6 в разрядных шинах формиру ется по два сигнала, которые алгебраически суммируются. При этом выходные сигналы "1" числовой линейки накопителя 3 несколько уменьшаются по амплитуде, а выходные сигналы "О" становятся противоположными по фазе. Место и амплитуд,у. дополнительных выходных сигналов определяется дешифратором 9 и блоком 8 управления. Запуск формирователя 5 строба автоматически определяется по месту дополнительного сигнала с дешифратора 9 и сигналу с блока 11 задержки через элементы 12 И и элемент 16 ИЛИ. Та- кой запуск формирователя строба необходим из-за возникающего сдвига выходных сигналов "О" и "1" при их суммировании с сигналами дополнительной числовой линейки накопителя 6, при отсутствии сигнала "Включение дополнительного накопителя цепь135 опроса дополнительного накопителя не работает, и формирователь строба запускается обычным путем через элЕ- мент 15 И и по сигналу разрешения40 с триггера 10, находящемуся в этом случае в нулевом состоянии. Таким образом, подбирая необходимую амплиту;, ду и длительность тока опроса числовой линейки в дополнительном накопителе 6, можно обеспечить заданные,45 параметры выходных .сигналов ".1" и "О" на входе усилителя считывания. Использование данного ЗУ позволяет подавлять возникающие помехи и получать фазовое различие сигналов оО" 1 ли 1 , следовательно значительно уп рощаются схемы усилителей считывания расширяются пределы работоспособ 55 ности устройства при климатических и механических воздействиях и изменениях питающих напряжений, 75 бФормула изобретенияЗапоминающее устройство, содержащее регистр адреса, один из входовкоторого подключен к кодовой вине"Установка О", другие входы - к кодо"вым шинам адреса, а выходы подключены соответственно к входам дешифратора и формирователя адресных токов,соответствующий вход,формирователя адресных токов подключен к однойиз кодовых шин, а выходы соединены свходами накопителя, усилитель считывания, одни входы которого соединены с входами формирователя строба иблок управления, о т л и ч а ю щ е е.с я тем, что, е целью повышения на;,дежности запоминающего устройства, внего введены дополнительный накопитель, дополнительный формировательадресных токов, блок эарержки, триг"гер запуска, блок элементов И, эле"мент ИЛИ, элементы. И, причем входыпервого элемента И подключены к соот"ветствующим кодовым шинам, выход первого элементя И соединен с входомтриггера запчска, первый и втооой выходы которого подключены соответствен.но к первым входам второго и" тоетье"го элементов И, вторые входы которыхсоединены с одними выхолами блока задержки, дрчгие выходы которого соепинены с первыми входами элементов И,втооые входы котооого полключены кодгому из выходов пешифратооа, другой выход дешифоатора и выход втооого элемента И подключены к соответствующим входам дополнительного Формирователя адресных токов выход кото 1рого соединен с одним из входов дополнительного накопителя, выходы третьего элемента И и блока элементовИ соединены с входами элемента ИЛИ,выход котооого подключен к входч фоомирователя строба.выходы основного на"копителя соединены с другими входами дополнительного накопителя, выхо-ды которого подключены к другим вхо;.,дам усилителя считывания, выходы блока управления подключены к соответствующему входу дополнительного формирог;вателя адресных токов.Источники информации,принятые во внимание при экспертизе1. Брик Е. А. Техника постоянныхзапоминающих устройств. М "Советское радио", 195, с. 11.2. Шигин А. Г., Дерюгин А. А. Цифровые вычислительные машины. М "Эне"ргия" 1975, с. 74 (прототип).873275 Составитель Л. Амусьдактор К. Волощук Техред С,Мигунова ятко орректор Заказ 9055/7ВНИИПИ Тираж 648 ПодписноГосударственного комитета СССРлам изобретенйй и открытийМосква, Ж, Раушская наб., д. 4/5 по де113035,лиал ППП "Патент", г. Ужгород, ул. Проектная, 4