Многоканальное оперативное запоминающее устройство (его варианты)

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕРЕСПУБ ЛИК 191ОИС 1 С 1/О ТЕНИ У вторы к о входного качетвертые выодключень селек ым вхо селекторов под ческого блока, о подключены к етьи ров ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОЛИСАНИЕ ИЗ К АВТОРСКОМУ ОВЕЕТ(56) . Майоров С.А., Новиков Г.И.Структура электронных вычислительныхмашин. Л., "Машиностроение", 1979,с; 353-355.2. Авторское свидетельство СССРпо заявке У 3305032/18-24,кл. С 11 С 11/00, 1981(прототип).(54) М 11 ОГОКАНАЛЬНОЕ ОПЕРАТИВНОЕ ЗАПОМИНА 10 ЩЕЕ УСТРОЙСТВО ( ЕГО ВАРИАНТЫ).(57) 1. Многоканальное оперативноезапоминающее устройство, содержащеенакопитель, формирователи адресныхтоков, усилители считывания, формирователи информационных сигналов,группы элементов ИЛИ, входные и выходные каналы, распределитель сигналов выходных каналов, логическийблок, один из выходов которого является выходом. устройства, выходыэлементов ИЛИ групп подключены квходам соответствующих формирователей адресных токов, выходы которыхподключены к адресным входам .накопителя, выходы распределителя сигна-.лов вцходнцх каналов соединены с входами формирователей информационныхсигналов, вцходы которых подключенык информационным входам накопителя,выходы которого соединены с входамиусилителей считывания, первый входной канал содержит первый н второйрегистры адреса, первый и второй де"шифраторы адреса, выходы которых являются первым и вторым выходами входного канала, и распределитель сигналов, причем выходы первого и второго регистров адреса подключены квходам распределителя сигналов каналов первые и вторые выходы входныхканалов подключены к одним из входовэлементов ИЛИ групп, первые входывыходных каналов подключены к выходам усилителей считывания, вторыевход второго и последующих выходных каналов подключены к третьим выкодам соответствующих входных каналовпервые выходы выходных каналов подключены к входам распределителя сигналов выходных каналов, о т л и ч аю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения возможности управления приоритетом каналов, в неговведены селекторы и блоки ввода данных, а в первый входной канал " тригруппы элементов И, причем выходы первого и второго регистров адреса подключены к первым входам элементов Ипервой и второй групп, выходы которыхсоединены с входами первого и второго дешифраторов адреса, выходы рас-фпределителя сигналов являются четвертым,выходом данного канала и подключейы к первым входам элементов Итретьей группы, выходы которых являются третьим выходом первого входного канала и подключены к второмувходу первого выходного каналарые входы элементов И подключе третьему входу перво нала, третьи входы и ходы входных каналов первым выходам и пер торов, вторые выходы ключены к входам лог другие выходы которо вторым входам селект1088067 ды селекторов подключены к выходамсоответствующих блоков ввода данных. 2, Многоканальное оперативное запоминающее устройство, содержащее накопитель, формирователи адресных токов, усилители считывания, формирователи информационных сигналов, группу элементов ИЛИ, входные и выходные каналы, распределитель сигналов выходных каналов, логический блок, один иэ выходов которого является выходом устройства, выходы элемента И групп подключены к входам соответствующих формирователей адресных токов, выходы которых подключены к адресным входам накопителя, выходы распределителя сигналов выходных каналов соединены с входами формирователей информационных сигналов, выходы которых подключены к информационным входам накопителя, выходы которого соединены с входами усилителей счи тывания, первый входной канал содержит первый и второй регистры адреса, первый и второй.дешифраторы адреса, выходы которых являютая первым и вторым выходами входного канала, и распределитель сигналов, причем выходы первого и второго регистров адреса подключены к входам распределителя сигналов каналов, первые и вторые выходы входных каналов подключены к одним нз входов элементов ИЛИ групп, первые входы выходных каналов подключены к выходам усилителей считы 1Изобретение относится к вычислительной технике и предназначено для использования в многопроцессорных и многомашинных вычислительных системах в качестве общей оперативной па" мяти.сИзвестно многоканальное оперативное запоминающее устройствосодержащее накопитель, формирователи записи и считывания, адресные и управляющие элементы, ресурсы общей памяти используются несколькими .устрой.ствами-потребителями ( процессорами ), которые функционируют независимо друг от друга, генерируя обращения вания, вторые входы второго и последующих выходных каналов подключены ктретьим выходам соответствующих входных каналов, первые выходы выходныхканалов подключены к входам распределителя сигналов выходных каналов,о т л и ч а ю. щ е е с я тем, что,с целью расширения области применения устройства путем обеспечения возможности управления приоритетом его каналов, в него введены переключатели,а в первый входной канал - три группыэлементов И, причем выходы первого ивторого регистров адреса подключенык первым входам элементов И первой ивторой групп, выходы которых соединены с входами первого и второго дешифраторов адреса, выходы распределителя сигналов являются четвертым выходом данного канала и подключены кпервым входам элементов И третьейгруппы, выходы которых являютсятретьим выходом первого входного канала и подключены к второму входупервого выходного канала, вторыевходы элементов И подключены к третьему входу первого входного канала,третьи входы и четвертые выходывходных каналов подключены к однимиз выводов переключателей, одноименные контакты переключателей соединены между собой и являются другими вы.водами переключателейподключеннымисоответственно к шине питания, квходам и другим выходам логическогоблока. 1к памяти с целью записи и считыванияин 4 юрмации3.Однако данное устройство не обеспечивает воэможность одновременногообслуживания хотя бы двух устройствпотребителей.Наиболее близким техническим решением к изобретению является многоканальное оперативное запоминающее 1 п устройство, содержащее накопитель,формирователи адресных токов, усилители считывания, формирователи ин,формационных сигналов, группу элементов ИЛИ, входные каналы, выходныеканалы, распределитель сигналов выход3 1088 ных каналов, логический блок, причем выходы элементов ИЛИ групп подключены ко входам соответствующих фор мирователей адресных токов, выходы которых подключены к адресным входам5 накопителя, выходы распределителя сиг, налов выходных каналов соединены со , входами формирователей информационных сигналов, выходы которых подключены к информационным входам накопителя, выходы которого соединены со входами усилителей считывания, первый входной канал содержит первый и второй регистры адреса, первый и второй дешифраторы адреса и первый рас 15 пределитель сигналов канала, причем выходы первого и второго регистров адреса подключены ко входам распределителя сигналов канала, каждый последующий входной канал содержит20 третий и четвертый регистры адреса, третий и четвертый дешифраторы адреса, второй распределитель сигналов канала и три группы элементов И, при-. чем выходы третьего и четвертого ре 25 гистров адреса соединены с первыми входами элементов И первой и второй групп, выходы которых подключены ко входам соответствующих дешифраторов адреса, и со входами второго распределителя сигналов канала, выход которого соединен с первыми входами элементов И третьей группы, выходы дешифраторов адреса входных каналов подключены к одним из входов элементов ИЛИ групп, каждый выходной канал содержит регистр слова, коммутатор и третий распределитель сигналов канала, причем выходы коммутатора подключены ко входам регистра слова, выходы которого соединены с 40 одним из входов третьего распределителя сигналов канала, выход кото" рого соединен с одним из входов распределителя сигналов выходных каналов, другие входы коммутатора и 45 третьего распределителя сигналов второго и последующих выходных каналов соединены с выходами. элементов И третьей группы соответствующего входного канала, а логический блок со держит элементы И., схемы сравнения и элемент ИЛИ, причем инверсные выходы схем сравнения подключены ко входам элементов И и одному из выходов логического блока, прямые вы ходы схем сравнения соединены со входами элемента Ш 1 И, входы схем срав нения являются входами логического 067 4 блока, другими выходами которого являются выходы элементов И и элемента ИЛИ 12),Однако для известного устройствахарактерно, что приоритеты его ка,налов жестко закреплены, и в нем необеспечивается возможность изменения приоритетов каналов, за счет чего ограничивается область применения устройстваЦелью изобретениядвух его вариантов ) является расширение области применения устройства путем обеспечения воэможности управления приоритетом его каналов,Наставленная цель достигаетсятем, что в многоканальное оперативное запоминающее устройство по первому варианту, содержащее накопитель,формирователи адресных токов, усилители считывания, формирователи информационных сигналов, группы элементов ИЛИ, входные и выходные какалы, распределитель сигналов выходных каналов, логический блок, одиниз выходов которого является выходомустройства, выходы элементов ИЛИгрупп подключены ко входам соответствующих формирователей адреснных токов, выходы которых подключены к адресным входам накопителя, выходы распределителя сигналов выходных каналов соединены со входами формирователей информационных сигналов, вы"ходы которых подключены к информационным входам накопителя, выходыкоторого соединены со входами усилителей считывания, первый входной канал содержит первый и второй регист" ры адреса, первый и второй дешифраторы адреса, выходы которых являются первым и вторым выходами входного канала, и распределитель сигналов, причем выходы первого и второго регистров адреса подключены ковходам распределителя сигналов каналов, первые и вторые выходы входных каналов подключены к одним из входов элементов ИЛИ групп, первые входы выходных каналов подключены к выходам усилителей считывания, вторые входы второго и последующих выходных каналов подключены к третьим выходам соответствующих входных каналов, первые выходы выходных каналов подключены ко входам распределителя сигналов выходных каналов,введены селекторы и блоки ввода данных, а в первый входной канал - три8067 3 108группы элементов И, причем выходыпервого и второго регистров адресаподключены к первым входам элементовИ первой и второй групп, выходы которых соединены со входами. первого ивторого дешифраторов адреса, выходы распределителясигналов являются чет вертым выходом данного канала иподключены к первым входам элементов И третьей группы, выходы которых яв Оляются третьим выходом, первого входного канала и подключены ко второму входу первого выходного канала, вторые входы элементов И подключены к третьему входу первого входного канала, третьи входы и четвертые выходы входных каналов подключены к пер" вым выходам и первым входам селекторов, вторые выходы селекторов подключеныко входам логического блока, другие 20 выходы которого подключены ко вторым входам селекторов, третьи входы селекторов подключены к выходам соответ. ствующих блоков ввода данных.При этом в устройство по второму 25 варианту введены переключатели, а в первый входной канал - три группы элементов И, причем выходы первого и второго регистров адреса подклюцены к первым входам элементов И пер-З 0 вой и второй групп, выходы которых соединены со входамн первого .и второ" го дешифратора адреса, выходы распределителя сигналов являются четвертым выходом данного канала и подключены к первым входам элементов И третьей группы, выходы которых являются третьим выходом первого .входного канала и подключены ко второму входу первого выходного канала вто 40 рые входы элементов И подключены к третьему входу первого входного ка нала, третьи входы и четвертые выходы входных каналов подключены к одним из выводов переключателей, одноименные контакты переключателей сое 45 динены между собой и являются другими выводами переключателей, подключенными соответственно к шине питания, ко входам и другим выходам ло"гического блока.50Первый вариант устройства целесообразно применять при большом числе каналов (больше четырехн большой информационной емкости памяти (больше 256 тыс.слов ). Применение микросхем средней и большой степени интеграции позволяет создавать компакт". ные электронные блоки даже при большом числе каналов и больших информационных емкостях памяти. Второй вариант устройства целесообразно применять при малом числе каналов (не больше четырех и небольшой информационной емкости (не более 256 тыс. слов).На фиг.1 и 2 изображена структурная схема первого варианта многоканального оперативного запоминающего устройства; на фиг, 3 - струк- . турная схема выходного канала; на фиг. 4 - структурная схема логического блока (например, для четырехканального устройства; на фиг.5 - структурная схема селектора; на фиг.6 " электрическая схема блока ввода информации; на фиг.7 и 8 - структурная схема второго варианта многоканального оперативного запоминающего устройства.1Многоканальное оперативное запоминающее устройство ( по первому вариан ,тусодержит (Фиг. и 2накопитель 1, формирователи 2 1 и 2 адресных токов, усилители 3 считывания, формирователи 4 информационных сигналов, группы 5и 5 элементов ИЛИ, входные каналы 6 1 -бк, выходные каналы 71- 7 к(где К - число каналоа ), распределитель 8 сигналов выходных каналов, логический блок 9, селек-торы 10, - 10 , блоки 11 1- 11 к ввода информации, и резистор 12, Входной канал 6 (фиг. и 2 1 содержит первый ; 131 и второй 13 регистры адреса, первый 14 и второй 142 дешифраторы адреса, распределитель 15 сигналов и три группы элементов И 16 - 16. Входные ханалы 6,1- 6, имеют первые 171- 171,вторые 181- 18 и третьиоды и первые 20 вторые 21, - 21 третьи 22 - 21 и1 к четвертые 231 - 23 к выходы. Выходной канал 7 (фиг.3 ) содержит коммутатор 24, регистр 25 слова и распределитель 26 сигналов выходного канала. Выходные каналы 71-7 к имеют первые 227, вторые 28-28 к и ч:ретьи 291-29 к входы и первые 30 -301 М и вторые 311- 31 к выходы. Логнческий блок 9 (фиг.4 ) содержит элементы И 32, блоки сравнения 3312, 33.1 331+, 33 з, 334 и 33 З, и элемент ИЛИ 34. Логический блок 9 имеет вхо- ды 35 - 35, и первые 361-36,и второй 37 выходы, Индексы в обозначении блоков сравнения указывают на сочетания номеров их входов. На7 108806 пример, блок 33 сравнения имеет сочетание на входе иэ входов 35 и 35 (в общем случае блок 9 содержит двухвходовые схемы сравнения, количество которых определяется числом сочетаний "иэ К по 2" ) . Селектор 10(фиг.5) содержит двухвходовые элементы И 38 и элемент И-ИЛИ 39. Селекторы 1 О,- 101, имеют первые 40 и вторые 4 11-41 выходы и первые 42, вторые 431-431, О и третьи 44,1- 44 к, входы. Блок 11 ввода информации выполнен в виде блока клавиатуры и содержит (фиг.6) К-модульный переключатель 45 с зависимой фиксацией и общей кнопкой сброса, и резисторы 461-46 и 47. Блоки 11 имеют выходы 481- 48 .Во втором варианте многоканального оперативного запоминающего устройства (фиг.7 и 8 ) вместо селекторов 101-20 О,К и блоков 11.-ввода информации использованы переключатели 491 49 к и 50 1-501 соединенные попарно, а вместо резистора 12 - резистор 51, причем общие выводы переключателей 25 491- 49.к и 50-50 к подключены ко входам 191- 19 к и к выходам 231-23 к входных каналов 6- 6 соответствей-. но, одноименные переключаемые контакты 52- 52 К и 531- 53 к переключатедей 49 - 49 к и 50- 50 к соединены между собой, при этом первые кон" такты 52 переключателей 491- 49 к че" реэ резистор 51 подсоединены к йсточнику питания, остальные контакты 52- 52 - к первым выходам 36-36 к ло 35 гического блока 9, входы 35 - 35, которого подключены к соответствую" щим контактам 531- 53 к переключателей 50- 50;.Устройство работает следующим образом.На входы 17. - 17 и 18-18, ка,налов 61-61 подаются адреса слов, подлежащих произвольной или одновременной обработке.( считыванию и/или45 записи)и максимальное число которых при одновременной обработке равно К-числу входных или выходных каналов устройства. Будем условно считать, чтб входы 171- 17 соответствуют координате М , а входы 18 1 - 181,- координате У устройства. Кроме того, будем иметь в виду следующие три свойства распределителей 15 входных каналов 6- 6 : во-первых, при совпадении кодов адресов, поступающих на. входы 17- 17 и 18- 18 каналов 6. -бк, совпадают коды на выходах 7 8соответствующих распределителей 15, 15 - 15 (на фнг.2 распределители 15- 15 не показаны ); во-вторых, при кодах, не совпадающих на входах каналов, но характеризующихся перестановкой первой и второй половин кодов (например, для одов 01101110 и 1110 0110, где первые половины кодов соответствуют координате М , а вторые - координате У )совпадают коды на выходах соответствующих распределителей 15.1-15 к, в-третьих, в остальных случаях не совпадают коды на выходах распределителей 5.1- 15 к.С учетом вышеизложенного представляет интерес рассмотрение случаев, охватывающих все интересующие нас события в данном устройстве: несовпадение кодов на выходах распределителей 15 - 15 к, во-вторых совпадение кодов адресов каналов или при несовпадении кодов адресов совпадение кодов на выходах распределителей 5;, 15 к. При этом совпадение кодов может быть полным (когда совпадают коды во всех каналах) и частичным (когда совпадают коды в нескольких каналах),При несовпадении кодов на выходах распределителей 15-151, и, следовательно, при несовпадении кодов адресов, поступающих на входные каналы 6- 6(первый случай), входные 6- 6 к и выходные 71-7. каналы полностью независимы и позволяют обеспечить одновременно считывание и/или запись до,К слов. Поскольку укаэанные коды не совпадают, то на инверсных выходах всех блоков 33 сравнения (фиг.4) будут высокие уровни, которые,.пройдя элементы И 32 и селектор 10, поступают на входы элементов И 16-6входных каналов 61-6в качестве разрешающих уровней.Рассмотрим прохождение сигналов через первые входной и выходной ка- налы устройства, посксльку прохождение сигналов через все остальные входные и выходные каналы аналогично прохождению через первые.При поступлении кода адреса на входы 17 и 18 1 первого входного канала 6 с выхода регистров 13,и 13 коды адреса поступают непосредствейно на входы распределителя 15 и на входы дешифраторов 141 и 14адреса через предварительно открытые элементы И 16 и 16. С выходов дешнфраторов 4 и 14 через элементы ИЛИ 5 и 5 сигналы поступают на входь фор067 1 О 9 1088мирователей 21 и 2. В результате насоответствующих входах накопителя 1будут выбраны запоминаюцие элементы,и на входы усилителей 3 поступаетпервое считанное слово. Распределитель 15 в соответствии с содержимым1регистров 13и 3 подключает усийлители 3 через коммутатор 24 к регистру 251 первого выходного канала71, Таким образом, считанное пер- . Овое слово из накопителя 1 поступаетна информационный выход 3 устрой 1ства,Аналогично работает все остальные каналы устройства. 5Прежде чем описывать работу устройства в других режимах, пояснимустановку приоритета каналов. Установка приоритета каналов осуществляется исходя из следунищих условий. 20Младшему номеру модуля переключателя 45 блока 11 (на фнг.6 крайний .левый ) в первом варианте устройства,и младшим номерам переключаемым кон- .тактам 52 и 53 переключателей 49 - 2549 к и 50-50. Ло второму вариантуустройства соответствует наивысшийприоритет и наоборот. Таким образом,приоритет модулей переключателя 45(фиг.6 ) и переключаемых контактов52 1- 2- 53 к.(фиг.8) убывают слеванаправо;Включением требуемого модуля перевлючателя 45 в первом варианте иустановкой определенного переключателя 49 и 50 в требуемое положение35по второму варианту устройства осуществляется установка приоритета соответствующего канала.Во всех каналах устройства долж-,1 4 Онь быть установлены различные (несовпадающие ) приоритеты. Установка одного и того же приоритета хотя бы вдвух каналах недопустима, так как вслучае совпадения кодов на выходахраспределителей 15 данных входных45каналов возникает сбой в устройстве, о чем будет свидетельствоватьпоявление уровня логической единицына выходе 37 логического блока 9.Селекторы 0-1 Он под управлениемблоков 11"11 по первому вариантуи непосредственно (самостоятельно )переключатели 491-49 к и 50.1-50 к повторому варианту устройства обеспечивают требуемую перекоммутацию55вы одов распределителей 151- 15,к входных каналов 61-6 на входы 35.-35,логического блока 9 и, следовательно,на входы блоков 33 - 33сравнения (дпя четырехканального устройства - 332, 331 - 33 )При поступлении на,входы 35 -35М логического блока 9 совпаданицих кодов (вследствие совпадения кодов адреса на входах 171-7 к и 18 -18 и1 к (или) на выходах распределителей 5 - 15 входных каналов 6 -6 )на выходахк 361- 36 К . логического блока 9 появятся Кзапрещающих уровней логического нуля, где К - число каналов устройства.В соответствии с установленной коммутацией входов 35 - 35 Кза 1 Кпрещающих уровней логического нуля с выходов 36-36логического блока 9 поступят через селекторы 10 - 1 Ок но первому варианту, и через переключатели 49- 49 - по второму вакрианту устройства в соответствующие входные каналы 6 -6 . Тем самым обекспечивается блокировка Киз К каналов устройства, При этом единственным незаблокированным каналом будет канал с наивысшим приоритетом. Разрешающий уровень логической единицы для него будет передан от источника питания Ечерез резистор 12 (фиг.1 и элемент И-ИЛИ 39(фиг.5 ) соответствующего селектора 10 по первому варианту, и через резистор 51 и соответствующйй переключатель 49 (фиг.8 ) по второму варианту устройства.Далее рассмотрим работу устройства в других режимах.Прн полном совпадении кодов адресов, поступающих на входы 7 "171 .К и 18-18 к и/или при полном совпадении кодов на выходах распределиталей 15 -5 всех входных каналов 6,1- бк только один, вполне определенный входной и ему соответствующий выходной канал открыты, Все остальные каналы заблокированы. При этом открытым входным каналом будет тот, который связан с источником питания Ет, через резистор 12 по первому варианту,и через резистор 5 по второму варианту устройства.При частичном совпадении кодов адреса и(илн )кодов на выходах распределителей 15 некоторых входных каналов все остальные каналы открыты и работают независимо друг от друга. Те каналы, в которых произошло совпадение указанных кодов, блокируются за исключением одного - канала снаибольшим приоритетом.При этом на выходе 37 блока 9 появляется уровень логической единицы, свидетельствующий о произошедшем совпадении кодов в устройстве. 5Технико-экономическое преимущество предлагаемого устройства состоит . в том, что оно позволяет, обрабатывать информацию параллельно (одновременно 1 по К каналам и на несколь О ко порядков снизить вероятность возникновения конфликтных обращений к общей памяти и за счет этого существенно повысить производительностьмногопроцессорных вычислительных систем, обеспечить возмоаность оперативного управления и изменения приоритетов обслуаивания устройств-потребителейпроцессоров, что повышает гибкость и,позволяет создаватьболее совершенные алгоритмы функционирования вычислительных систем,выполненных на основе предлоаенногоустройства.