Запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИК 514 . 0 11 С 11/00(71) Ленинградский ордена Ленина политехнический институт им. М,И,Калинина(56) Авторское свидетельство СССР В 583475, кл. С 11 С 9/02, 1975.Авторское свидетельство СССР В 769622, кл. С 11 С 11/00, 1980.(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО,содержащее регистры адреса, регистрчисла, коммутатор, дешифраторы, шифратор, группы элементов И, группуэлементов ИЛИ и накопитель, состоящий из основных ячеек памяти, адресные входы которых соединены с выходами первого регистра адреса, а разрядные входы и выходы подключенысоответственно к одним из выходоврегистра числа и к первым входамэлементов И первой группы, выходыкоторых соединены с первыми входамиэлементов ИЛИ группы, вторые входыкоторых подключены к ваиодам элементов И второй группы, а выходы -к входам коммутатора, выходы которого соединены с первыми входами элементов И третьей группы и одним извходов регистра числа, причем выходы второго регистра адреса соединены с входами первого дешифратора,выходы которого подключены к управляющим входам коммутатора, выходывторого дешифратора соединены с вхоДами шиФратора, первые входы элеменЯОИ 594 А тов И второй группы и выходы элементов И третьей группы являются соответственно одним из информационных входов и выходов устройства, вторые входы элементов И первой и третьей групп объединены и являются первым управляющим входом устройства, вторым управляющим входом которого являются вторые входы элементов И второй группы, о т л и - ч а ю щ е е с я тем, что, с целью повышения информационной емкости устройства, в него введены элемен- ты И, элементы ИЛИ, элементы НЕ и дополнительные ячейки памяти, адресные входы которых подключены к выходам первого регистра адреса, а разрядные входы и выходы - соот- Сф ветственно к другим выходам регистра числа и к одним из входов второ- Я го дешифратора, другие входы которого соединены с выходами второго регистра адреса, а вход синхронизации соединен с выходом первого элемента НЕ, причем выход первого элемента И соединен с входом второго элемента НЕ, выход которого подключен к первым управляющим входам . основных ячеек памяти, вторые управляющие входы которых соединены с выходами шифратора, выход второго элемента И соединен с входом третьего элемента НЕ, выход которого подключен к первым управляющим входам дополнительных ячеек памяти, вторые управляющие входы которых соединены с выходом третьего элемента И, первый вход которого подключен к выходу первого элемента ИЛИ и первому входу четвертого элемента И, выход которого1853 соединен с входом первого элемента НЕ, второй вход третьего элемента И подключен к выходу второго элемента ИЛИ, второй вход четвертого элемента И соединен с выходом третьего элемента ИЛИ, первый вход первого элемента ИЛИ соединен с вторыми входами элементов И первой группы, первый вход первого элемента И и второй вход первого элемента ИЛИ подключены к вторым входам элементов И второй группы, 1 первый вход второГо элемента И является третьим управляющим входом уст 94ройства, четвертым управляющим входом которого являются управляющиевходы регистров адреса, первый входвторого элемента ИЛИ и управляющийвход регистра числа являются пятымуправляющим входом устройства, шестымуправляющим входом которого являютсявторой вход второго и первый входтретьего элементов ИЛИ, а седьмымуправляющим входом - третий вход второго элемента И, второй вход третьего элемента ИЛИ и вторые входы первого и второго элементов И.1Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки данных переменной длины, а также в системах с числовым программным управлением, построенных на микро-ЭВМ, для хранения программ и массивов коротких слов.Целью изобретения является повышение информационной емкости устройст ва.На фиг, 1 изображена фунциональная схема устройства; на фиг. 2 - то же, наиболее предпочтительного варианта выполнения коммутатора; на фиг. 3 - 15 то же, наиболее предпочтительных вариантов выполнения второго дешифратора и шифратора; на фиг. 4 - возможные варианты размещения слов в ячейке накопителя; на фиг. 5 - временная 20 диаграмма, поясняющая работуустройства в режимах считывания, записи и начального заполнения.ьУстройство содержит накопитель 1, состоящий из основных ячеек 2 памяти,25 предназначенных для хранения информационной части слова, и дополнительных ячеек 3 памяти, предназначенных для хранения указателя формата группы слов, первый регистр 4 адреса, регистр 5 числа, первую группу элементов И 6, группу элементов ИЛИ коммутатор 8, вторую 9 и третью 10 группы элементов И, одни из входов 11 регистра 5 числа, информаци онные входы и выходы 12 устройства, другие входы 13 регистра 5 числа,2Устройство содержит также второйрегистр 14 адреса, первый 15 и второй 16 дешифраторы, шифратор 17,первый элемент НЕ 18, первые управляющие входы 19 и 20 соответственноосновных 2 и дополнительных 3 ячеекпамяти, первый элемент И 21, второй 22 и третий 23 элементы НЕ, второй 24 и третий 25 элементы И, управляющие входы 6-28 с первого потретий и адресные входы 29 устройства.Устройство содержит также четвертый элемент И 30, первый 31, второй 32 и третий 33 элементы ИЛИ,управляющие входы 34,1-34 (счетвертого по седьмой) устройства.Коммутатор 8 (фиг. 2) содержит 1групп двухвходовых элементов И 35,предназначенных для коммутации словасо сдвигом на (3.-1)ш разрядов,где 1 - номер группы элементов И 35,ш - разрядность байта, а 1 - максимальное число байтов в ячейке накопителя 1 (в примере на фиг. 2 1=четырем); входы 361 -36 и управляющиевходы 37, элементы ИЛИ 38, группывыходов 39- 394.На фиг3 обозначены вход 40 синхронизации, входы 41 и 42 дешифратора 16, шифратор 17 содержит элементы И-НЕ 43 с выходами 44,На фиг, 4 показаны комбинации групп слов в ячейке накопителя 1 для значения максимального числа байтов, размещаемых в ячейке накопителя 1, например, равного четырем, раз5394 4способов, которыми можно представитьнатуральное число 1 в виде суммынатура,.ьных чисел. В накопитель 1введены У дополнительных разрядов,т.е. ячейки 3, в которых закодированномер одной из комбинаций групп слов.Если на расположение этой группыслов наложить такое ограничение, чтослова большей разрядности располагаются всегда левее слов меньшей длины,то номер комбинации Е, записанныйв ячейках 3, в совокупности с адресом байта однозначно определяет длинуслова. Для данного1 Е ь 11рГ 1 с 1, а Х 1 щ 2(РГ 1 сЗ)Как следует из сказанного выше,информация о формате операндов в явном виде в команде отсутствует. Экономия памяти достигается за счет тоо его, что дополнительные разряды используются для указания формата группыслов, располагаемых в ячейках 2 большой разрядности, причем затратыпамяти на указание длины данногослова являются однократными и не зависят от числа команд, в которыхслово используется,3 118 рядности адреса байта, равной двум, и разрядности указателя формата, равной двум, при этом число комбинаций группы слов в ячейке накопителя 1 ограничено четырьмя вариантами. 5В первой колонке на фнг. 5 размещается значение указателя Формата. Значение Е указателя формата задается количество, разрядность и размещение слоев в ячейке. Для примера 10 на Фиг. 3 и 4 при Е=ОО в ячейке нако, пителя 1 располагается одно словс разрядностью 4 т, адрес младшего байта, поступающий иэ регистра 14, Х=У 14=00.При Е=01 в ячейке располагаются 15 два слова разрядностью ш с адресами младших байтов Ха=00 и Х=10.При /=10 в ячейке располагается два слова разрядностью Зщ и с адресом Х =ОО и разрядностью Зш и с адреВсом Х=01При Е 11 в ячейке располагаются четыре слова разрядностью ш и с адресами 00, 01, 10, 11.На фиг. 5 изображены три цикла ра боты устройства, соответствующие трем режимам: выборки (Т), записи (Т ) и начального заполнения (Т 5)На фиг. 4 обозначены синхросигналы С 1-С 4 тактов с первого по четвертый, поступающие по входам 34-34 4тветственно, сигналы П 2 Ц 27 и 02 на входах 26, 27 и 28 соответственно, сигналы 2, ЪЗО, 4, 4 на выходах элементов И 25, И 30, регистров 4 и 14 соответственно, сигналы 02, 724 соответственно на входах 20 и на выходах элемента И 24, сигналы У на выходах ячеек 3 памяти, равные значению Е указателя формата, сигналы П 5 =72 соответственно на входах 19 и на выходе элемента И 21, сигналы У и 710 соответственно на выходах ячеек 2 и элементов И 10. В качестве ячеек 2 и 3 памяти 45 в устройстве могут быть применены, например, микросхемы типа К 565 РУ 1. В качестве дешифратора 16 может быть использована, например, микросхемаК 155 ИДЗ5 ОРабота устройства основана на следующем принципе.Пусть Е - максимальное число байтов, которое может быть размещенов ячейке накопителя 1. Число способов, которыми можно расположитьв ячейке накопителя 1 (фиг. 1) словаданного набора, равно числу р 1 с 1 Для рассматриваемого примера работы устройства в соответствии с фиг.2 и фиг. 3 максимальное число байтов, которое может быть размещено в ячейке накопителя 1 1 равно четырем.Тогда разрядность адреса байта равна двум. Примем значение разрядности указателя Формата равной двум, тогда число комбинаций группы слов в ячейке ограничено четырьмя вариантами, на (фиг. 4).Таким образом, в данном примере возможно девять различных комбинаций на входах дешифратора 16. Каждой из них соответствует комбинация на выходах 44 шифратора 17, содержащая столько единиц, сколько байтов содержит выбираемое (записываемое) слово. Расположение этих единиц должно соответствовать расположению выбираемого (записываемого) слова, т.е. блоки 16 и 17 реализуют следующее преобразование кодов:код на входе дешифратора 1600 0001 0001 1010 0010 0111 0011 0110 25 При нулевых значениях на вхо дах 26 - 28 устройство находится в режиме хранения информации. При "1" на входе 26 и "0" на входах 27 и 28 устройство находится в режиме выборки фиг. 5 цикл Т. Как указано выше,40 в первом такте на выходах регистров 4 и 14 устанавливаются сигналы адресов слова и байта. Адрес слова устанавливается также на адресных входах всех ячеек 2 и 3 накопителя. 45 Адрес байта поступает на входы дешифраторов 15 и 16, В этом же такте адрес байта, преобразованный дешифратором 15 в код "1 из 1" устанавливается на входах 37 коммутатора 8. 50Так как на входах 27 и 28 - нули, то на входах 19 и 20 - единицы и ячейки 2 и 3 находятся в режиме считывания.Элементы И 25, ИЛИ 31 и 32 реали зуют функциюПВкь 15 ъ 1 ыв 21)Л(С 2 ЧСЗЧС 4). 11 1 О11 11код на выходе дешифратора 17111150011100000111100001001001001000формирование таких комбинаций обеспечивается соединением выходов блока 16 и входов элементов 43, как это показано на фиг, 3.Требуемая временная диаграмма (фиг. 5) обеспечивается при помощи элементов ИЛИ 32 и 33, а также четы рехтактной последовательности синхроимпульсов, поступающей по входам 34-344 .Со входов 29 на входы регистра 4 поступает адрес слова, а на входы регистра 14 - адрес байта в этом слове.Сигналом С 1 коды адресов с входов 29 записываются в регистры 4 и 14. В каждом втором такте сигналом С 2 З 0 в регистр 5 записываются коды с входов 11 - информационная часть слова, с входов 13 - значение указателя формата.где У - значение сигнала на выходахэлементов И 25, ИЛИ 31 и ИЛИ 32 соответственно, т.е. когда 13 =1, на входах 20 ячеек 3 присутствует сигналЦ= в течение второго, третьегои четвертого тактов.В течение этого времени с выходовячеек 3 на входы дешифратора 16 поступает указатель формата.Элементы 18, 31, 30 и 33 реализуют функцию1 В -З 1 ЗВ =(2 У 02 )Л(СЗЧС 4),т.е. на входе 40 дешифратора 16устанавливается нулевой сигнал в течение третьего и четвертого тактов(фиг. 5). В течение этого времениинформация о длине выбираемого словадешифратором 6 преобразуется в код1 из М где М(2 и пВ - разрядность адреса байта (в рассматриваемомпримере М=9), и поступает на входышифратора 17, На выходах шифратора 17появляется код маски, соответствующийдлине выбираемого слова и его расположению в ячейке, согласно таблицепреобразования кодов блоками 16 и 17,приведенной выше,В результате маскирующее словопоступает на входы 19 ячеек 2. Темсамым обеспечивается считывание информации из нужных разрядов накопителя 1 по адресу, поступившему нз регистра 4. Сигналы на входах 19 ячеек 2присутствуют в течение третьегои четвертого тактов. Считываемаяинформация в течение третьего тактаустанавливается на выходах ячеек 2и на выходах элементов И 6.В соответствии с адресом байта, поступившего из регистра 14, сигналом с выхода дешифратора 15, поступающим на один из входов 37 коммутатора 8, впервом такте отпираются элементы И 35 одной из групп блока 8. Например, это будет (и+1)-я группа, где п - адрес байта, тогда сдвинутое на пш разрядов слово поступает на входы элементов И 1 О, соответствующих младшим разрядам входов и выходов 12. После окончания переходных процессов к началу четвертого такта сигналы, соответствующие выбранному коду, устанавливаются на младших разрядах входов 12, причем сигналы на остальных разрядах входов и выходов 12 равны нулю, По окончании четвертого такта сигналы на входах 19и 20 ячеек 2 и 3 обнуляются, и операция выборки заканчивается.Работа устройства в режимах считывания и записи.Например, пусть считывается сло во Х , расположенное в позициях третьего и четвертого байтов ячейки, имеющеи К=О (Фиг. 4)При этом содержимое регистра 14 равно " 10", т.е. на входы дешифратора 16 в тече О ние второго, третьего и четвертого тактов подается комбинация 0110, что обеспечивает на выходах шифратора 17 комбинацию 1100, Поэтому единичные сигналы будут присутствовать 15 только на входах 19 тех ячеек 2, которые соответствуют двум старшим байтам. На выходах возбужденных ячеек 2 появятся сигналы, соответствующие считываемому слову. На выходах других 10 ячеек 2 сохранятся нулевые сигналы. На входах дешифраторов 15 в этом примере присутствует код " 10", что обеспечивает единичное значение сигнала на третьем (из четырех) выходе 25 дешифратора 15, т.е, возбужден будет третий, считая слева, вход 37 коммутатора 8 (фиг, 2). Третья группа элементов И 35, открытая сигналом с входа 37, скоммутирует сигналы со-З 0 ответствующие выбираемому слову, со входов 36 и 36 на выходы 395 и 39,. На входы 361 и Зь с выходов ячеек 2 поступают два старших банта, которые с Выходов 395 и 394 черезз элементы И 10 поступают на младшие разряды входов 12. Таким образом, в результате коммутации при выполнении операции выборки осуществляется сдвиг считанных байтов вправо и размещение их в младших разрядах выходов 12.При =1, =У =0 устроиство находится в режйме записи, В этом режиме слово из младших разрядов 45 входов 12 должно быть записанов информационную часть накопителя 1 в соответствии.с адресом слова и адресом байта, причем содержимое остальных разрядов ячейки должно со храниться, Дпя этого должна быть сформирована маска тем же способом, что и при выполнении операции выборки, т.е. в зависимости от адреса банта и указателя Формата по адресу 55 слова. Таким образом, при выполнении записи ячейки 2 соответствующие информационной части накопителя 1 находятся в режиме записи, а ячейки 3, соответствующие указателю формата, находятся в режиме считывания.формирование маски производится так, как описано Вьппе (фиг. 5 ), а именно; в третьем такте на входах 19 тех ячеек 2, в которые должно быть записано вводимое слово, устанавливаются единичные сигналы, поступающие с выходов шифратора 17. Так как 1=1, то через открытые элементы И 9, элементы ИЛИ 7, одну из групп элементов И 35, открытую сигналом с дешиФратора 15 в первом такте, сигналы, соответствующие вводимому слову, поступают на входы 11 и сигналом С 2 записываются в регистр 5. Сигналом С 4 отпирается элемент И 21, и в четвертом такте Формируется нулевои сигнал на выходе элементов НЕ. Это обеспечивает запись в выбранные ячейки 2 содержимого соответствующих разрядов регистра 5, причем содержимое остальных его разрядов не имеет значения. На этом цикл операции записи заканчивается.Запись или изменение указателя формата в ячейках 3 производится в режиме начального заполнения, который может выполняться однократно до начала решения комплекса задач или по программе перед решением очередной задачи, требующей перенастроики устройства на хранение данных иного Формата.Для записи указателя Формата на входах 26 - 28 устанавливаются соответственно сигналы " 1", "0", "0"При этом в первом такте адрес слова записывается в регистр 4 и устанавливается на адресных входах накопителя. Во втором такте новое значение указателя формата из соответствующих разря" дов входов 12 по входам 13 записывается в разряды регистра 5, соответствующие указателю формата. Во втором, третьем и четвертом тактах сигналы "Вкэ"25=1 фиг. 5 цикл Т 5, Сигналом С 4 отпирается элемент И Л 4, н в четвертом такте формируется нулевой сигнал на входах 20, что обеспечива" ет запись указателя Формата в микро- ячейки 3.На фиг. 5 (цикл Т ) показан при 5мер органиэации режима начальногозаполнения, когда во время записиуказателя формата работают толькоячейки 3, состояния которых могут9 1 изменяться. Информация, записываемая в ячейки 3, моает поступать при этом по любым разрядам входов 12, которые соединены с входами 13 регистра 5.Таким обраэом указание длины слова осуществляется для группы слов, причем указатель располагается непосредственно в ячейке накопите 185394 Оля 1, хранящеи группу слов. Конкретно длина слова определяется по результату совместного анализа указа" теля формата и адреса младшего баита выбираемого слова, что приводит к экономии памяти, особенно в случае многоадресных команд и использования операндов разной длины в одной команде..Ковальчук Техред И.Асталош Корректор Л.Бескид акт Зака л ППП "Патент", г.ужгород, ул.Проектная, 4 2/48 Тираж 583ВНИИПИ Государственногопо делам изобретений035, Москва, И, Раушс Подписноомитета СССРоткрытийая наб., д, 4/э