Устройство для формирования и хранения адресов команд

Номер патента: 1182578

Авторы: Качан, Меркуль, Олейник, Шкляр

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 5)4 С 11 С 11 00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ СА ИЗ РЕТЕНИ ЕЛЬСТ ТОРСКОМУ СВ лок сравнения, И, элементы ИЛИ)г 36Олейник,уль чем входы первого ов соединены с од рвого мультиплекс третьего счетчика му выходу первого 4-34583, ик, 1979. ый ЕС-231. Прил элео и 1 а вход м перввход И, в и пе ож оды которых ого элеменсоединены с вход о подключен ко счетчика,счетчика соевыход кото(54)И ХРА 57) УСНЕНИЯтры аддулю длок срм одниора и ФОРМИРОВАНИЯ РОЙСТВАДРЕСОВ НД, содержасумматоры ксоры, пер к управлен рвого муль ги переноса перю два, второго подклюсов а, мультипл внения и бл из входов и выиприч Яи -рог пле ы вто о мульти едине а являютс е отв твенно оди из входов и выходами устроиста, выходы оединены с ра адресов которого п группы вто го мультиплек в о ыходы из входров по сумм к од нения пле по модул второго ответст вым упр о т л и с целью щения у.327(088.8)ент Японии РР 9/06, опуссор централ51,004, с. 2ис, 61, 62. рвого мультиплексора входами первого регист оманд, одни из выходов ключены к входам перво ого регистра адресов команд,оторого соединены с однимив первого и второго сумматоодулю два, выходы первогоа по модулю два подключеныиз входов первого блока сравдругим входам первого мульра, другие входы сумматоровю два и управляющий входмультиплексора являются соенно другими входами и первляющим входом устройства,ч а ю щ е е с я тем, что,повышения надежности и упротройства, в него введены счетчики, второитриггеры, элементи элемент НЕ, прии второго счетчикними из входов пера, счетный входподключен к другорегистра адресовмента НЕ и первымвторого элементов счетному входу второ счетный вход первого динен с первым выход вого сумматора по мод рой выход переноса к чен к второму входу выходы первого счетчика с входами третьего счетч ка, выходы которого и выходы второ го счетчика подключены соответстве но к входам второго блока сравнения,овыход которого соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого триггера, а выход - к входу второго триггера, вход первого триггера соединен с выходом первого бло% ка сравнения, другие входы которого подключены к выходам второго сумматора по модулю два, входы второй, третьей и четвертой групп второго мультиплексора соединены соответственно с выходом второго счетчика, с выходом элемента НЕ и с выходами первого счетчика, третий вход второго элемента И и управляющие входы первого счетчика и первого мультиплек сора подключены к первому выходу б управления, второи выход которо1182578о соединен с вторьпч входом первогоэлемента И, а третий выход - с входами синхронизации первого счетчикаи первого регистра адресов команд,выходы с четвертого по. седьмой блока управления подключены соответственно к входам синхронизации второго счетчика, третьего счетчика, первого триггера и второго регистра адресов команд, восьмой и девятый выходы блока управления соединены соотИзобретение относится к вычислигтельной технике, в частности к запоминающим устройствам и может использоваться в цифровых микропрограммныхвычислительных машинах с байтнойструктурой данных и с хранимой в оперативной памяти программой.На фиг. 1 изображена функциональ-ная схема предложенного устройства,на фиг, 2 - функциональная схеманаиболее предпочтительного вариантавыполнения блока управления наФиг. 3 - временная диаграмма, поясняющая работу блока управления,Устройство содержит первый регистр 1 адресов команд, предназначенный для хранения младших разрядов адреса команды, второй регистр 2адресов команд, предназначенныйдля буферизации разрядов адресовкоманд, первый 3 и второй 4 сумматоры по модулю два, первый мультиплексор 5, первый блок 6 сравнения,второй мультиплексор 7, счетчики 810 с первого по третий, второй блок 11сравнения, первый 12 и второй 13 элементы И, первый 14 и второй 15 элементы ИЛИ, первый 16 и второй 17триггеры, элемент НЕ 18, блок 19 управления, входы 20 и 21, выходы 22,(Фиг. 2) элементы И 28-35, элементы ИЛИ 36-39, триггеры 40 и 41, формирователи 42 и 43 сигналов, элемент НЕ 44 и элемент 45 задержки,входы 24, 25 и 27 -27 ивыходы 464 -46,ю ветственно с управляющими входамивторого и третьего счетчиков,.а десятый выход подключен к входу синхронизации второго триггера, выходкоторого является контрольным выходом устройства, вторым и третьимуправляющими входами которого являются первый и второй входы блока управления, входы с третьего по седьмой которого являются входами синхронизации устройства. Цель изобретения - повышение надежности и упрощение устройства,На фиг. 3 показаны импульсынавходах 24, 25, 27 - 27 и выхо 5 дах 46, - 46 блока 19 соответственно в циклах хранения, загрузки инаращивания адреса команды, поясняющие работу устройства.Устройство работает следующим10 образом,За время цикла одной микрокомандыустройство выполняет одну функцию -либо загрузку нового (начального)адреса команды в устройство, либо15 наращивание адресов командной информации в зависимости от наличия сигнала на входе 24 или на входе 25 соответственно, При отсутствии сигналана обих входах 24 и 25 устройство20 выполняет функцию хранения, В этомрежиме состояние хранимой информациив устройстве не меняется, Управлениепоследовательностью действий при выполнении функций устройства осуществ 25 ляется сигналами с выходов 46 - 46 дблока 19 (фиг, 3). В случае, когда активен сигнална входе 25, т,е, когда выполняетсяфункция загрузки адреса в устройстве,(фиг, 3, цикл загрузки), по первомусинхроимпульсу цикла на входе 27в блоке 19 Формируются импульсы навыходах 46 и 464, По этим импульсамЭзаносится информация старших (И) З 5 разрядов (где И - число разрядовадреса команды) со входа 20 в счетчики 8 и 9, а информация младшихразрядов со входа 20 через мультиплексор 5 заносится в регистр 1, 40В этот момент на управляющихвходах счетчиков 8, 9 и мультиплексора 5 сигнал отсутствует, т.е. счетчики 8 и 9 находятся в режиме занесения информации, а мультиплексор 5пропускает на свой выход информациюс входа 20. По третьему синхроимпульсу цикла (на входе 27 ) в блоке 19формируются импульсы на выходах 464и 46 , По импульсу на выходе 46 10старшие разряды адреса из счетчика,8заносятся в счетчик 10, управляющийвход которого неактивен, а в счетчике 9 по импульсу с выхода 46 в этоже время формируется адрес следующего двойного слова (Нстаршихразрядов) в зависимости от состояниясчетного входа счетчика 9, посколькуесть сигнал на выходе 46 . По пятомусинхроимпульсу цикла на входе 27в блоке 19 формируются импульсы йавыходе 46 и 467. В этот момент активен сигнал на управляющем входе счетчика 10 (выхад 46 э) и по импульсуна выходе 46 в счетчике 10 формируется адрес следующего двойного слова (Истарших разрядов) в зависимости от состояния его счетного входа,По импульсу на выходе 46 стробируется регистр 2, который запоминает состояние младших разрядов адреса команды из регистра 1 для реализации функции наращивания адреса, В результатеотработки этого цикла в счетчиках 9и 10 должны получиться одинаковыекоды, которые формировались двумянезависимыми путями на основании одной информации с входа 20. При любойнеисправности в одном из счетчиковв конце цикла на выходах счетчиков 94 Ои 10 получают несовпадающие коды ипо синхроимпульсу на выходе 46 бло 6ка 19 в триггере 16 фиксируется ошибка. Триггер 17 в этом цикле не стробируется, поскольку сумматор 3 при45загрузке не используется,В случае, когда активен сигнал на входе 24, т.е. когда выполняется функция наращивания адреса команды на величинукода длины команды(фиг.3, 50 ,цикл наращивания), активен сигнал на выходе 46 блока 19 и соответствен 1но присутствуют сигналы на управляющих входах мультиплексора 5 и регистра 8,Приэтом мультиплексор 5 переда-. ет на свой выход увеличенное на код длины значение младших четырех разрядов предыдущего адреса команды (в регистр 2) с выхода сумматора 3, а счетчик 8 находится в режиме счета. Код длины команды поступает на вход 21.По первому синхроимпульсу, на выходе 46 формируется импульс, по которому стробируются регистр 1 и счет- чик 8 - в регистр 1 заносятся увеличенные на код длины младщие четыре разряда адреса команды, а в счетчике 8 формируются страшие (И) разряда увеличенного адреса в зависимости ат состояния счетного входа регист- . ра 8; одновременно формируется импульс на выходе 46 , по которому фиксируется ошибка суммы в триггере 17 при наличии любой неисправности в ,сумматоре 3 или 4, Стробирующий импульс на входе синхронизации регистра 9 в это время (в отличие от цикла загрузки) отсутствует. Последую,щие действия в устройстве аналогичны действиям, которые выполняются в цикле загрузки, за исключением того, что в цикле наращивания на. втором входе элемента И 12 нет сигнала, а на третьем входе элемента И 13 есть сигнал и, соответственно, условие необходимости увеличения на единицу содержимого счетчика 9 на выходе элемента ИЛИ 14 формируется, если в результате наращивания состояние (И)-го разряда адреса команды изменилось из нулевого в единичное, т.е. когда (И)-й разряд адреса команды на вторых входах элементов И 12, 13 (выход регистра 1) равен единице и был перенос из (И)-го разряда. По окончании цикла наращивания счетчики 9 и 1 О должны содержать одинаковую информацию, сформированную независимо друг от друга, и любая искажающая инфармацию неисправность одного из счетчиков 8-10 приведет к Фиксированию ошибки в триггере 16.Таким образом, в устройстве обнаруживаются любые неисправности счетчиков 8-10 и сумматоров 3, 4, а также большинство неисправностей ,в блоке 19 и элементах И 12, 13, ИЛИ 14, Формирующих условие необходимости увеличения на единицу содержимого счетчика 9. Например, неисправность первого элемента ИЛИ 36 блока 19 (фиг. 2) приводящая к отсутствию синхроимпульса на выходе 46 неизбежно приводит к несовпадению кодов в счетчике 9 и счетчике 1 О, т.е. к обнаружению ошибки. Авалагич 1182578но обнаруживаются неисправности элементов ИЛИ 37-39, всех элементов И28-34, триггеров 40 и 41, за счет чего предложенное устройство по сравнению с пРототипом обладает большейнадежностью,1182578 Составитель Т.Зайцеваедактор И.Ковальчук Техреду.Кастелевич Корректор И.Эрдейи писно 5 Филиал ППП "Патент", г.ужгород, ул.Проектная аз 6112/51 ВНИИПИ Государс по делам изо 113035, Москва, ираж 583 Пного комитета СССРений,и открытий5, Раушская наб д

Смотреть

Заявка

3731825, 20.04.1984

ПРЕДПРИЯТИЕ ПЯ М-5339

ШКЛЯР ВИКТОР БОРИСОВИЧ, ОЛЕЙНИК АНАТОЛИЙ ВЛАДИМИРОВИЧ, КАЧАН ГАЛИНА ЯКОВЛЕВНА, МЕРКУЛЬ ВАСИЛИЙ ВАЛЕРЬЕВИЧ

МПК / Метки

МПК: G11C 11/00

Метки: адресов, команд, формирования, хранения

Опубликовано: 30.09.1985

Код ссылки

<a href="https://patents.su/6-1182578-ustrojjstvo-dlya-formirovaniya-i-khraneniya-adresov-komand.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для формирования и хранения адресов команд</a>

Похожие патенты