Устройство для вычисления квадратного корня

Союз СоветскихСоциал истицескихРеслублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУсоединением заяв тосудасетвенный хамите1 света 141;нистров СССРпо делам изобретенийи открытй 3) 11 риооитет(72) Авторы изобретения 1) Заявите э 4) УС :ОИСТВО Ъ Я БЫЧИС, 11:г 1"Ы "Бл-,Я-А п 0 ГО1(0-НЯ зобрение этнос вь.числите пьО ДЛЯ ЦСПОЛЬЗОНН 1 ах, работао ремени. ноц т 11 ИХ В нике ц предназ ВЫЧИСЛИТЕЬН 1 гехнслог1. а 1 б 1 ОСТИ К ройгтво х м: бе еально 1 ас 1ал Ггор И ТМ тель, ре результа 1 И, ВЬходом с тоО теля, выходтриггера, вм входомэм пе вого ности чи 1(роу е твует не1 етва. зээретени опт устрэи эстигается тем,что лок коррекции, пер строиствэ сэй выход кэержи Известны устройства дгя вычисления квадратного корня ) .,Содержащие регистрры,сумматоры наноцитат ьногэ тица, с 1 етЧИК ЦИКЛОВ, ЛОГИЧЕСКИЕ ЭЛЕМЕНТЬ И СХЕМЫ сдвига до та разрядов вкл 1 с ительнэ. З таких устройствах используется асинхронный аЛ 1 ОРИТМ ПОЗВЭ 1 ЯОШИй Д 1 Я:ЕКОТЭОЬХ КЭ дэвых сочстаний полкор-нного выражения доСтИЧЬ СуцЕСтВЕННОГО ПЭВЫНЕНИя бЬгСт. О- действия. Однако, для целого ряда кодов эЯактивность этого алгоритма значительно снижается и в пред=па Оысгродейсгвие указанных устройств может равняться быстрэдейстюпо устройств, используОыих синхронные (с жестко зафикс 11 рованньп: длч требуемой то СЛОМ гаОЬ ВЫЧНСЛЕНИЯ) алОритмы тэгэ, для этого алгоритма су 1 ЦЕС обхэдимасть ачалцза групп разрядов остатка, чгэ приводит к дополнительному расходу эборудования, и,дсгв 1 е, сниженикнадежности ц цчносг.", устро 1 ства в целом. слэе бл 11 зк 11 м цо технической съц данному цзобретенцс являеся ус г2ИСПОЛЬЗгЭН 1 ЕЕ СИНХрОННЫйн сэдер хаг еэ сумматор-накэпцгигтр, триггер, регистр сдвига та, бггок управления, два элеменход регистра соединен с перв:и,умматора-накопи кэ РОГО СОЕДИНСН СО ВХОДОМ ыход которого соединен с первь блока управления, с первым вход рэлемента И, с первь;м входом второго элемен та И и вторьм входом сумматора-накопителя, третий вход котэрогэ сэединен с выходом блока управления, второй вход кэтэрого соединен с выходом регистра сдвига результата, Схема такого устройства срав нительно сложна и, следовательно, велики аппаратурные затраты, 3торого соединен со вторым входом второго элемента И, выход которого соединен с четвертым входом сумматора-накопителя, пятый вход которого соединен со вторым выходом блока коррекции, а шестой вход сумматора-накопителя соединен с третьим выходом блока коррекции и вторым входом первого элемента И, выход которого соединен со входом регистра сдвига результата. 10На чертеже изображена схема устройства,Устройство содержит регистр 1, сумматор-накопитель 2, регистр 3 сдвига результата, блок управления 4, триггер 5 15- и блок коррекции 6, элементы И 7, 8.Сумматор-накопитель 2 состоит из комбинационного сумматора 9 и накопителя1 О, Сумматор 9 предназначен для работыс числами лредставленными в дополнительном коде. Режим работы сумматора определяется состоянием триггера 5 знаковогоразряда. Выход триггера 5 подключен куправляющим входам блока управления 4 ицепи переноса в младший разряд сумматора И9.Нулевое состояние триггера 5 для комбинационного сумматора 9 соответствуетрежиму "Вычитание, В этом случае кодвычитаемого при прохождении через блок 30управления 4 инвертируется, а в цепи переноса в младший разряд комбинационногосумматора 9 формируется сигнал наличияпереноса. 1-сли триггер 5 находится всостоянии ф 1", что соответствует для ком- Зббинационного сумматора 9 режиму "Суммирование", то через блок управления 4 накомбинационный сумматор поступает прямойкод второго слагаемого и на входе младшего разряда комбинационного сумматора 9 фсигнал переноса отсутствует,Перед началом вычисления подкоренноевыражение находится в регистре 1. Накопитель 10, регистр 3 сдвига результата итриггер 5 обнуляются, а в блок коррекции6 заносится код 111. В соответствии сэтим в первом шаге вычислений осуществляется режим "Вычитание",Два младших разряда уменьшаемого поступают на вход комбинационного сумматора ф9 из двух старших разрядов регистра 1, наостальные разряды поступает информация снакопителя 10 со сдвигом на два разрядавлево, Обратный код вычитаемого передается в сумматор с регистра сдвига результатов и с младшего разряда блока коррекции 6, информация с двух других его разрядов подается в сумматор без инвертирования. Результат вычисления фиксируется в накопителе 10, По окончании перво 60 го шага вычислений выполняется сдвиг содержимого регистра 1 на два разрядавлево, а регистра сдвига результата 3 -на один разряд влево, при этом в младшийразряд регистра 3 через блок управления4 заносится содержимое старшего разрядаблока коррекции 6, после чего этот разрядобнуляется и до окончания вычислений вблоке коррекции 6 хранится постоянный код011, В триггер 5 заносится информациясо знакового разряда комбинационного сумматора 9. С этого момента устройство готово к выполнению второго шага вычислений,Далее выполнение операции в каждомшаге сводится к следующему:передача содержимого накопителя 10 вкомбинационный сумматор 9 со сдвигом надва разряда влево, в два разряда записывается информация из двух старшихразрядов регистра 1 соответственно;передача в сумматор содержимого регистра сдвига результата 3 и блока коррекции 6;суммир ование ( вычитание );запись результата суммирования (вычитания) в накопитель 10, а информации иззнакового разряда комбинационного сумматора 9 на триггер 5;сдвиг содержимого регистра 1 и 3,при этом в младший разряд регистра 3заносится очередной разряд результата.По окончании последнего шага вычислений в регистре сдвига результата находится результат вычислений,Использование данного изобретения позволяет упростить схему устройства и, следовательно, аппаратурные затраты при его производстве.Формула изобретенияУстройство для вычисления квадратного корня, содержащее сумматор-накопитель, регистр, триггер, регистр сдвига результата, блок управления, два элемента И, выход регистра соединен с первым входом сумматора-накопителя, выход которого соединен со входом триггера, выход которого соединен с первым входом блока управления, с первым входом первого элемента И, с первым входом второго элемента И и вторым входом сумматора-накопителя, третий вход которого соединен с выходом блока управления, второй вход которого соединен с выходом регистра сдвига результата, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит блок525087 Составитель Л.КапланТе хред Г. Родак Корректор С, Болдижар Редактор Н, Каменская Заказ 5111/588 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал "ППП "Патент", г. Ужгород, ул. Проектная, 4 коррекции, первый выход которого соединен со вторым входом второго элементаИ, выход которого соединен с четвертымвходом сумматора-накопителя, пятый входкоторого соединен со вторым выходом блокакоррекции, а шестой вход сумматора-накопителя соединен с третьим выходом блокакоррекции и вторым входом первого элемен 6та И, выход которого соединен со входомрегистра сдвига результата,Источники информации, принятые во внимание при экспертизе:1, Авт. св. % 435522 кл, 506 Р 7/38,05,07,74 г,2. Авт. св, Ло 239665, кл. 606 Г 7/38318.03,69 г.