Арифметическое устройство

ЯО П И С А Н И Е , б 2 б 950ИЗОБРЕТЕН ЫЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-ву(22) Заявлено 10.08,73 (21) 1952952/24 51) М. Кл,Я606 н 7/ присое нием заявкиГосударственный иомит Совета Министров ССС по делам изобретенийи открытий(53) УДК 681,32 ,66 (088.8) 5) Дат убликования описания 23,12,76 2) Автор изобретени(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТ ов И, дамипер- ны Изобретение откостехнике и может быть тся к вычислительной использовано в пифро с первыми входами второй группы элемент вторые входы которых соединены с выхо суммирующего блока, выходы элементов вой и второй групп элементов И соедине соответственно с первыми и вторыми вх ми группы элементов ИЛИ, вторые вход суммирующего блока подключены к выход третьей группы элементов И первые вхо которых соединены с инверсными выхода третьего регистра, а вторые входы соед ны с второй тактовой шиной и первым в дом элемента ИЛИ 2,Однако это известное устройство сло вых вычислительных мИзвестно устройств рующий блок и группы зуемое для сравненияОднако известное у выполнять арифметиче ашиках.о, содержащее суэлементов И, испдвух двоичных чистройство не позв ль- ел И ы ляет ам ие и логические ды ми ине р звест ово, содерж группы эле ементыходы ко Целью изобретения является упрощенустройства.Для этого в устройство введен трнггпри этом инверсный выход знаковода второго регистра соединен с педом элемента И, второй вход котоединен с первой тактовой шиной, ас входом триггера, прямой выходсоединен с вторым входом элементвыход которого соединен со входоса в младший разряд суммирующе го регистрходами в то единены с первыми вход блока, а инверсные вы первыми входами первой ми сумы ссмирующего единены с элементов группысоедине И, вторые входы кото ным выходом знаков разрядаоединеныи групт ре гистра, а третьи входы с ктовой шиной и с входам ов НЕ, выходы которых с вои сэлеме единены о также арифметическое устройстащее регистры, суммирующий блок,ментов И, группу элементов НЕ,И, ИЛИ, группу элементов ИЛИ,торых соединены с входами первоа, выходы которого соединены сорого регистра, прямые выходы го разрярвым вхорого совыход которого а ИЛИ, м переного блока.На чертеже приведена структурная электрическая схема устройства.Арифметическое устройство содержит регистры 1,2 и З,суммирующий блок 4, первую группу элементов И 5, вторую группу элементов И 6, третью группу элементовИ 7, группу элементов НЕ 8, группу элементов ИЛИ 9, выходы которых соединены с входами регистра 2, выходы которого соединены с входами регистра 3, прямые выходы 10 которого соединены с первыми входами блока 4, а инверсные выходы соединены с первыми входами группы элементов 5, вторые входы которой соединены с инверсным выхо-. дом знакового разряда регистра 3, а третьи 15 входы соединены с тактовой шиной "Второй такт" и с входами группы элементов НЕ 8, выходы которых соединены с первыми входами группы элементов И 6, вторые входы которых соединены с выходами блока 4, выхо ды элементов групп элементов И 5 и И 6 соединены с первыми и вторыми входами группы элементов ИЛИ 9 соответственно вторые входы блока 4 подключены к выходам группы элементов И 7, первые входы кото- И рых соединены с инверсными выходами регистра 1, а,вторые входы соединены с тактовой шиной "Первый такт" и первым входом элемента ИЛИ 1030Инверсный выход знакового разряда регистра 3 соединен с первым входом элемента И 1 , второй вход которого соединен с тактовой шинойВторой такт", а выход - с входом триггера 12, прямой выход которого соединен с вторымвходомэлементаИЛИ 10, выход которого соединен с входом переноса в младший разряд блока 4.Регистры 2 и 3 представляют собойфункционально полный регистр, запись кода на который производится двумя тактирующими импульсами внутри такта.Группы элементов И 5 и 6, группа элементов ИЛИ 9 совмещаются с входными логиками триггеров регистра 2, 45Перед сравнением числа, заданные в дополнительном коде, направляются на регистры 1 и 3, Сравнение производится путем вычитания чисел с последующим анализом результата. При выполнении операции может 50 быть два случая:1, Результат вычитания отрицательный (т.е. знаковый разряд регистра 2 равен "1 "). В этом случае результат вычитания сохраняется, 552, Результат вьгчитания положительныф (т.е. знаковый разряд регистра 2 равен "Оф), Чтобы можно было судить о разности между сравниваемыми числами (разность равна "О" или разность неравна "О") произво дится инвертирование результата с последующим переводом его в дополнительный код. При этом, если числа равны, то знаковый разряд регистра 2 равен "О", если неравны, то знаковый разряд регистра 2 равен"1",По тактам операция "Сравнение" выполняется следующим образом;на первом такте операции- из регистра 1 на суммиоующий блок 4 посылается число в инверсной форме; - в суммирующем блоке 4 производитсясложение двух чисел и единицы дополнения "+1"; - результат сложения запоминается в регистре 3.на втором такте- производится анализ результата, полученного на первом такте;- если знаковый разряд регистра 3 равен "1", содержимое регистра 3 сохраняется;- если знаковый разряд регистра 3 равен "0", содержимое регистра 3 инвертируется.на третьем такте-содержимое регистра 3 складывается сединицей дополнения "+1 ", если на предыдущем такте оно инвертировалось, либо сохраняется путем сложения с нулем на входесуммирующего блока,Использование предложенного устройстваобеспечивает по сравнению с известнымиследующие преимущества:а) выполнение точного поразрядного сравнения (логического сравнения) двух чисел,используя суммирующий блок арифметического устройства, т.е. без введения элементасравнения;б) не требуется составления специальнойподпрограммы выполнения операции сравнения чисел, т.е. без дополнительных затратячеек памяти;в) выполнение арифметических и логических операций.Формула изобретенияАрифметическое устройство, содержащее регистры, суммирующий блок, группы элементов И, группу элементов НЕ, элементы И, ИЛИ, группу элементов ИЛИ, выходы которых соединены с входами первого регистравыходы которого соединены с входами второго регистра, прямые выходы которого соединены с первыми входами суммирующего блока, а инверсные выходы соединены с первыми входами первой группы элементов И, вторые входы которой соединены с инверсным выходом знакового разряда вчю 525950рого регистра, а третьи входы соединены спервой тактовой шиной и с входами группыэлементов НЕ, выходы которых соединеныс первыми входами второй группы элементов И, вторые входы которих соединены с 5выходами сумьщрующего блока, выходы элементов первой и второй групп элементов Исоединены соответственно с первыми и втооыми входами группы элементов ИЛИ, вторые входы суммирующего блока подключены 10к выходам третьей группы элементов И, первые входы которых соединены с инверснымивыходами третьего регистра, а вторые входы соединечы с второй тактовой шиной ипервым входом элемента ИЛИ, о т л ию ш е е с я тем, что, с целью упрогустройства, в негоинверсный выходрегистра соедгта И, второйвой тактово нлер динен триггера,с вторьторогший ыход коса в млад.нятые во вниельство СССР6 Р 7/02 1973.525950 дторай такпг" Составитель ф. МингалеевТехред А. Богдан Корректор Л. Боринская Редактор А. Зиньковский филиал ППП "Патент", г, Ужгород, ул, Проектная, 4 Заказ 5144/485 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5