Адаптивное вычислительное устройство

(51) М. Кл." С 06 Р 7/38 Государственный камнтет Совета Миннатрав СССР ав делам изабретеннй и открытий(45) Дата опубликования описания 01.12,76(72) Авторы изобретения Г,С. Пирамуа и В.А, Богатырев Грузинский ордена Ленина и ордена Трудового Красного Знамени политехнический институт им. В. И. Ленина(54) АДАПТИВНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к устройствам для обработки цифровых данных и может использоваться в адаптивных цифровых вычислительных машинах.Известно адаптивное вычислительное уст ройство, содержащее два многофункционных логических блока, блоки сравнения и блок настройки 1.Однако это устройство требует значительного обьема оборудования на два парал лельно работающих многофункциональных блока.Известно также устройство, содержащее идентичные многофункциональные блоки, контрольный орган, распределитель функций и 15 выходной блок 121, Однако это устройство имеет сложный контрольный орган.Наиболее близким техническим решением к предлагаемому устройству является адаптивное вычислительное устройство, содержа щее регистр, многофункциочальные блоки, подключенные через соответствующие элементы И ко входам выходного блока и блока сравнения одни входы которого соединены с выходами регистра сдвига, а выход - 25 со входом распределителч функций, выходы которого подключены ко входам многофункциональных блоков и управляющим входам элементов И 131.Недостатками этого устройства являются большие аппаратурные затраты оборудованич. Цель изобретения - упростить устройствои повысить его надежность,Это достигается тем, что выходы регист -ра сдвига через соответствующие элементыИ подключены ко входам многофункциональных блоков и непосредственно - ко входамрегистра, выходы которого соединены с другими входами блока сравнения.На чертеже изображена структурная электрическая схема предлагаемого устройства,Устройство содержит пт и -разрядныхмногофутпциональных блоков 1, выходнойблок 2, блок сравнения 3, распределительфункций 4 (11 - 1, ) - разрядный регистр 5,- разрядный регистр сдвига 6, 2 т 1 го элементов И 7 соединяющих многофункциональные блоки 1 с выходным блоком 2 и с бло 529456ком сравнения 3, Выходы регистра сдвига 6 через соответствующие элементы И 7 подключены ко входам многофункциональных блоков 1 и непосредственно - ко входам регистра 5, выходы которого соединены с одними входами блока сравнения 3, другие входы которого соединены со входами регистра сдвига 6.Устройство работает следующим образом,Операнд записывается в регистр сдвига 6, с которого оы полается через соответствующие элементы И 1 на (г 1 - К ) младших разрядов первого многофункционального блока 1 (на чертеже - верхний). После выдачи результата вычислений с первого мно гофункционального блока 1 во второй врегистре сдвига 6 осуществляется сдвиг операнда на 1 разрядов и подаче его на (И - ь ) старших разрядов первого многофункционального блока 1, Таким образом про - исходит вычисление суммарной функции Г в различных разрядах многофункциональных блоков 1 со сдвигом по времени, равным времени вычисления функции тв одном блоке 1. Результат вычисления суммарной 25 функции г на (О - 1 ) младших разрядах хранится в регистре 5 в течение промежутка времени вычисления элементарной функции 1 в одном блоке, чем достигается одновременный приход на блок сравнения 3 30 результатов вычисления на (И - 1 ) младших и (й - ) старших разрядах мно. рункциональных Л -разрядных блоков 1.ъчае совпадения результатов происходит дача с выходного блока 2 результатов 35 числения суммарной функции Р на (П - , старших разрядах многофункциональных бл" ков 3. а а 2а в противном случае включается распределитель функций 4, производящий перераспределение элемен тарных функций ( т, ,), возложенных на многофункциональные блоки 1, Одновременно происходит блокировка выдачи результата вычислений с выходного блока 2 и возвращение операнда в регистресдвига 6 в исходное состояние, Процессповторяется сначала до тех пор, пока результаты вычисления суммарной функции Гна различных разрядах блоков не совпадутт.е, не возобновится правильное функционирование (можно считать, что на различныхразрядах блоков 1 одновременно не можетвозникнуть неисправность, приводящая к одинаковому искажению результатов).Осуществление простого перебора настроек, используемого в данном изобретении,позволяет получить выигрыш в оборудовании.,т.е. приводит к значительному упрощениюустройства,формула изобретенияАдаптивное вычислительное устройство, содержащее регистр, многофункциональные блоки, подключенные через соответствую - щие элементы И ко входам выходного блока и блока сравнения, одни входы которого соединены с выходами регистра сдвига, а выход - со входом распределителя функций, выходы которого подключены ко входам многофункциональных блоков и управляющим входам элементов И, о т л и ч а ю щ е - е с я тем, что, с целью повышения надежности и упрощения устройства, выходы регистра сдвига через соответствующие элементы И подключены ко входам многофункциональных блоков и непосредственно ко входам регистра, выходы которого соединены с другими входами блока сравнения,Источники информациипринятые во внимание при экспертизе:1. Авторское свидетельство СССР260968, М.Кл. ( 06 Р 7/00, 1968.2, Авторское свидетельство СССР363091, М.Кл, Ь 06 Р 11/00, 1971,3. Заявка2067347, М. Кл. С 06 Р 7/ОО, 1974.Составитель В. Рудаков Редактор О, Стенина Техред М. Левицкая Корректор Л. Боринская Заказ 5321/90 Тираж 864 ПодписноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП Патент", г. Ужгород, ул. Проектная, 4