Устройство для формирования позици-онных признаков непозиционного кода

Номер патента: 1695293

Опубликовано: 30.11.1991

Авторы: Коваленко, Малинин, Сомов, Щетинин

МПК: G06F 7/50

Метки: блок, переноса, сумматора

...10 тока, проходит через открытый транзистор 7 на резистор 9. При этом нэ прямом выходе 16будет уровень напряжения, соответствующий логическому нулю (Р=О), а на ин-версном выходе 17 - уровень логическоиединицы (Р=1).Если А=1, В=О или А=О, В=1, то один изтранзисторов 1 и 2 откроется, и в зависимости от значения сигнала С ток, вырабатываемый источником 1 О тока, потечет либо врезистор 8 через открытый транзистор 4(при С=1), либо.в резистор 9 через открытый транзистор 6 (при С=О). В результатена выходах 16 и 17 устанавливаются значения Р=1, Р=О при С=1 или Р=О, Р=1 приС-О.Если А=1 и В=1, то транзисторы 1, 2, 3 и5 откроются, и независимо от значения сигнала С ток с источника 10 тока потечет через резистор 8. При этом на выходах 16 и 17...

Номер патента: 1411830

Опубликовано: 23.07.1988

Авторы: Веселовский, Гриц

МПК: G06F 12/00, G11C 19/00

Метки: блоков, буферное, запоминающее, информации, отображения

...И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5...

Номер патента: 1518691

Опубликовано: 30.10.1989

Авторы: Дрыжак, Матюха, Наливаева, Сергеевич, Щипунов

МПК: G01M 7/00

Метки: вибрации, воспроизведения, заданным, мощности, плотности, случайной, спектром

...12 адреса через первый коммутатор 8 поступает в блок 20 памяти, выдается на блок 22 умножения, который умножает его на код, поступающий из блока 21 памяти. Адрес этого кода поступает на вход блока 2 постоянного запоминающего устройства через второй коммутатор 1 9 с выхода четвертого счетчика 15 адреса. Произведение с выхода умножителя 22 поступает на первый вход сумматора 23, на второй вход которого подается нулевой код с выхода четвертого регистра 24. Таким образом, с выхода сумматора 23 произведение записывается в четвертый регистр 24.Далее по такому же принципу вычисляется произведение вторых кодов иэ блока 20 памяти и блока 21 постоянного запоминающего устройства. Причем адреса их поступают из второго 13 и пятого 16 счетчиков...

Номер патента: 1665378

Опубликовано: 23.07.1991

Авторы: Дрозд, Каптюг, Лацин, Минченко, Шабадаш

МПК: G06F 11/08

Метки: модулю, три, умножения, чисел

..."Исправно".Несовпадение сравниваемых кодовукажет на неправильное функционирование контролируемого или (с меньшей вероятностью в соответствии с меньшимизатратами оборудования) данного контролирующего устройства,Формула изобретения 30Устройство для контроля по модулю триумножения чисел, содержащее девять узловсвертки по модулю три, три узла сложенияпо модулю три, узел умножения по модулютри и узел сравнения, причем информационные входы первого, второго и третьегоузлов свертки по модулю три являются соответственно информационными входамипервой, второй и третьей составляющихмножимого устройства, информационные 40входы четвертого, пятого и шестого узловсвертки по модулю три являются соответственно информационными входами первой,второй...

Номер патента: 809163

Опубликовано: 28.02.1981

Авторы: Лысенко, Попов, Скибенко, Сорокин

МПК: G06F 7/04

Метки: выбора, экстремальногочисла

...поступает на входы 37 управления всех четырех сумматоров 3 по модулю два,При выборе большего числа на вход 37 управления сумматоров 3 по модулю два посту пает нулевой потенциал, а на входы 36 поступают сравниваемые числа, В результате на выходе каждого сумматора 3 по модулю два вырабатывается то же самое число, что и на входе, Каждое сравниваемое число с выхода сумматоров 3 по модулю два поступает на соответствующие входы схем 2 сравнения. Таким образом, первый разряд числа А - а, (фиг. 3) поступает на элемент8ИЛИ 32, а сигнал переноса Г 1 О и первый разряд числа В - в - на первый элемент И - НЕ 34. Перенос П";и первый разряд числа с - с, поступают на входы второго элемента И-НЕ 34. Единичный сигнал на выходе элемента ИЛИ 32 появится...