Дешифратор

оц 809159 Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сокзз СоветскихСоциаттистическихРеспублик3) УДК 681.3 (088.8) бликовано 28.02.81. Бюллетень 8 ата опубликования описания 05.03.8(7) Л вторы изобретения Минасян и С. А. Мадо 71) ая вите ДЕШИФРАТОР ической сущсодержащий 2" выходных робирования, ам выходных ничные и нура подключевыходных эле- ЛИ и И 2. тора являет- относительно ние конствия.- упро строде Изобретение относится к вычислительнои технике и может быть использовано в узлах и устройствах управления средств вычислительной техники и цифровой автоматики,Известен дешифратор команд, содержащий регистр сдвига, элементы И, элементы ИЛИ, входной регистр, логические блоки приема посылок, реле времени, формирователь сигнала исполнения 11.Недостатком этого дешифратора является сложность конструкции.то Наиболее. близким по техн ности является дешифратор,и-разрядный входной регистр,элементов И - НЕ и шину ст подключенную к первым вход элементов И - НЕ, причем еди левые выходы входного регист ны к соответствующим входам ментов И - НЕ через элемент И Недостатком этого дешифра ся сложность конструкции и низкое быстродействие. Цель изобретения рукции и повышение бь11 оставленная цель достигается тем, что дешифратор, содержащий п-разрядный входной регистр, 2 выходных элементов И - НЕ, причем шина стробирования устройства подключена к одному из и + 1 входов каждого 1-го (1 = 1,22 ф) выходного элемента И - НЕ, он содержит формирователь импульсов, выход которого подключен к первым входам каждого из и разрядов входного регистра, а вход - к шине стробирования устройства, другие и входов 1-ого выходного элемента И - НЕ (1 С 1 -2") подключены к гп (пт = = 1,2п - 1) единичным и нулевым выходам разрядов входного (1 1) -го двоичного числа соответственно единичных и нулевых значений, входы первого выходного элемента И - НЕ подключены к нулевым выходам каждого из и разрядов входного регистра, вторые входы каждого из и разрядов входного регистра подключены к соответствующим входным шинам дешифратора.На фиг. 1 приведена блок-схема дешифратора, на примере двухразрядного; на фиг. 2 - временная диаграмма его работы.Дешифратор содержит входной регистр на триггерах 1 - 1; выходные элементы И - НЕ 2 - 24; формирователь 3 импульсов;шину 4 стробирования; входные кодовые шины 5- - 5; выходные шины 6 - 64, к которым подключены выходы выходных элементов И - НЕ. Шина стробирования подключена к первым входам выходных элементов И - НЕ, а единичные и нулевые выходы вход ного регистра подключены к соответствующим выходным элементам И - НЕ, Вход формирователя 3 подключен к шине стробирования, а выход подключен к входам перезаписи входного регистра.Дешифратор работает следующим образом.В исходном состоянии триггеры входного регистра находятся в нулевом состоянии, на комбинационных входах выходного элемента И - НЕ 2 присутствуют разрешающие потенциалы, При поступлении на шину 4 стробирующего импульса длительностью (с (фиг. 2, а) на выходе элемента И - НЕ 2 появляется потенциал нулевого уровня инверсное значение строб-импульса с задержкойс, равной задержке одного вентиля, т, е. элемента И - НЕ (фиг. 2, в).Одновременно строб-импульс поступает на вход формирователя 3, который от переднего фронта строб-импульса формирует с задержкой импульс длительностью (ьпнаи, необходимой для надежного срабатывания триггера входного регистра (фиг. 2, б). Выходной импульс формирователя 3 осуществляет перезапись информации во входном регистре.После окончания перезаписи на вход фор- зО мирователя импульсов 3 поступает второй строб-импульс (фиг. 2, а).Устройство проще известного как по количеству входящих в него элементов, так и по числу связей. Кроме того, число входов выходных элементов И - НЕ в известном дешифраторе равно п + 2", где и - число разрядов входного регистра, В дешифраторе число входов выходных элементов И - НЕ равно п + 1, что также упрощает конструкци ю. Период Т следования строб-импульсов является временем цикла дешифрации. Максимальное быстродействие дешифратора достигается при 1 с = 1 мвисн, Однако в этом случае время цикла дешифрации равно Т = = 1 с + (у, а время цикла дешифрации известного дешифратора равно Т = ( + 2 ЙВвиду того, что меньше 27 максимальное быстродействие дешифратора больше, чем у известного.Формула изобретенияДешифратор, содержащий п-разрядный входной регистр, 2" выходных элементов И - НЕ, причем шина стробирования устройства подключена к одному из и +входов каждого 1-го (1 = 1,22") выходного элемента И - НЕ, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия, он содержит формирователь импульсов, выход которого подключен к первым входам каждого из и разрядов входного регистра, а вход - к шине стробирования устройства, другие п входов 1-го выходного элемента И - НЕ (1 (1 42") подключены к гп (гп = 1,2,.,п - 1) единичным и к нулевым выходам разрядов входного (1 - 1)-го двоичного числа соответственно единичных и нулевых значений, входы первого выходного элемента И - НЕ подключены к нулевым выходам каждого из и разрядов входного регистра, вторые входы каждого из разрядов входного регистра подключены к соответствующим входным шинам дешифратора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР599262, кл. б 06 Г 5/02, 1 974.2. Авторское свидетельство СССР598066, кл. б 06 Г 5/02, 1976. (прототип).Составитель В. Кайданов Редактор А. Власенко Техред А. Бойкас Корректор М. Демчик Заказ 17/58 Тираж 756Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4