G06F 12/00 — Выборка, адресация или распределение данных в системах или архитектурах памяти

Номер патента: 1246101

Опубликовано: 23.07.1986

Авторы: Самчинский, Смук, Теслюк, Шаров

МПК: G06F 12/00

Метки: записи, информации, синхронизации

...с группы 1 инФормационных входов в триггеры 2группы,Одновременно сигналом с инверсного выхода триггера 12 запускается элемент 13 задержки. После появления сигнала на выходе элемента 13 задержки триггер 12 устанавливается в исходное нулевое состояние. Элемент 13 задерживает смену информации в триггерах 2.1-2,п на время, необходимое, напримердля записи ее впамять. Если синхрослово совпадает с состоянием .триггеров 2.1-2.и, блоки 3.1-3.и .сравнения вырабатывают сигналы, поступающие на входы элемента И 15, далее на выход 5 устройства для управления записью состояния инверсных выходов триггеров 2,1-2.и в память. Таким образом, устройство синхронизации позволяет контролировать состояние входных сигналов по тактовому сигналу или...

Номер патента: 1247882

Опубликовано: 30.07.1986

Автор: Мельников

МПК: G06F 12/00

Метки: двухуровневое, микрокоманд, памятью

...будет сосчитана информация адресной микракоманды (фиг.2), Формат которой содержит код адреса очередной адресной микро- команды, если выподняется линейная последовательность микракаманд. Кроме того, формат адресной микракаманды содержит код проверяемого логического условия (набора логических условий) во втором поле 1 блока 1 па 2мяти, а также коды адресов зон операционных микрокаманд в третьем пале 1 . Па синхроимпульсу, поступившему со входа 22 устройства, код адресов зон операционной микрокоманды заносится в регистр 5 адреса и через время, определяемое временем задержки элемента 16, будет произведена выборка информации из блоков 2 -2.Одновременно с этим в регистр 9 бу.дет произведена выборка информации из блока 3, Информация об...

Номер патента: 1257700

Опубликовано: 15.09.1986

Авторы: Антоненко, Горбель, Околотенко, Петренко, Семененко

МПК: G06F 12/00

Метки: запоминающее

...на входной регистр 11, При этом в регистр записывается новая информацияВеличину задержки ь, инеобходимо выбирать, исходя из того, что сначала необходимо сформи ровать адрес, по которому запишется информация, затем после окончания переходных гроцессов в регистре адреса, переписать в накопитель, имеющий основные и дополнительные раз ряды ячеек памяти, информацию с входного регистра 11 и двичного счетчика 7, после чего обнулить счетчик и записать во входной регистр новую информацию. ЗОЕсли входная информация остается 1неизменной столь длительно, что счетчик 7 под воздействием многократных тактов импульсов записи достигает своего конечного состояния - на выходах всех его разрядов устанавливаются высокие логические уровни, то дополнительный...

Номер патента: 1290335

Опубликовано: 15.02.1987

Авторы: Ефимов, Зарецкий, Лебедев, Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределения, ресурсов

...единичных сигналов, следующих в группе входов 46 подряд, начиная с -го входа, те. числа незанятых объемов памяти. На шифраторах43 группы распределенный код преобразуется в двоичный, -й элементИ 41 группы вырабатывает признак начала нового свободного массива вслучае единичного значения (1.+1)-гои нулевого значения -го входов 46.По этому признаку на (1+1)-м шифраторе 42 группы вырабатывается двоичный код адреса, равного адресу(1+1) -го распределяемого объема впамяти (в простейшем случае этот адрес равен +1). Признаки начала свободных массивов, их размеры и адре-са с выходов элементов И 41, шифраторов 43 и 42 поступают на коммутаторы 44, которые выдают коды 47объема и 48 адреса первых М свободных массивов памяти, Если число свободных...

Номер патента: 1291992

Опубликовано: 23.02.1987

Авторы: Заблоцкий, Цесин

МПК: G06F 12/00

Метки: оперативной, памятью

...записи во время синхросигнала Т . 20Режим цЧтецие адреса" предназначен для считывания строк таблицы страниц, размещенной в блоке 7. Выбор строк накопителей 57-59 и 79 осуществляется также, как в режиме "За лись адреса", Считанная из накопителей 79, 57-59 информация подается на вход коммутатора 13 (при наличии потенциального сигнала на управляющем его входе, поступающем с выхо да 23) и затем - на вход регистра 3 во время синхросигнала Т с выхо 6да 24. С выхода регистра 3 информация поступает на выход 15. Режим сброса бита обращения используется управляющей программой операционной системы для определения частоты обращения к страницам, Во время сицхросигнала Т сигнал с выхода 24 поступает на вход блока 7, в результате 40 записывается...

Номер патента: 1298754

Опубликовано: 23.03.1987

Автор: Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределением

...данной работе устройства. По вхо-ду 43 устройства поступает сигнал,который обнуляет триггер 17 (счетчик 2 в этот момент времени должен 20закончить свой цикл работы и находить.ся в нулевом состоянии, т.е, размеры всех свободных областей памяти изблока 3 были проанализированы) и ус-.танавливает в единичное состояниетриггер 18.При этом содержимое счетчика 1увеличивается на единицу, код начального адреса -й свободной области памяти поступает на выход 51 устройства (на выход 52 поступает сигнал сформирователя 7), суммируется с кодом размера требуемой области памяти(из регистра 11) сумматором 9 и записывается .в регистр 13, содержимое 35которого выдается на выход 48 устройства, сигнал на выходе "Меньше"элемента 16 сравнения обнуляет 3-йрегистр...

Номер патента: 1298755

Опубликовано: 23.03.1987

Авторы: Кильметов, Ковалев, Купровский, Лозбенев, Халявко

МПК: G06F 12/00

Метки: адресации, памяти

...первые входы элементов 3 сравнения поступает сигнал запрета.На первые входы сумматоров 2 поступают логические сигналы от соответствующих переключателей 1. На вторые входы первого сумматора 2 подается базовый адрес, с которого начинается 35 присвоение условных адресов блоков 4 памяти системы. Если первый блок 4 не отключен, то базовый адрес складывается с логической "1", поступающей от первого переключателя 1, и увели чиваекся на единицу. Затем этот адрес поступает на вторые входы второго сумматора и, если второй блок памяти не отключен, то во втором сумматоре также происходит сложение это го адреса с логической "1" второго переключателя 1. Если второй блок 4 отключен, то сложение адреса с логическим "О" не изменяет его и он поступает на...

Номер патента: 1304029

Опубликовано: 15.04.1987

Авторы: Исаенко, Самчинский, Сенников, Смук, Шаров

МПК: G06F 12/00

Метки: памятью, сопряжения

...элементов И 8 группы формируются сигналы, поступающие через коммутатор 11 на входы элементов И 13 группы. В соответствии с сигналами, поступающими с выходов элементов И 13 группы, осуществляется установка соответствующих тригге- О ров 14 группы. Сигналами с инверсных выходов соответствующих тригге. ров 14 группы осуществляется отключение соответствующих входов 1 устройства и всех остальных входов 1 устройства, имеющих меньший приоритет, установленный в соответствии с сигналами на входах 2. Тем самым запись информации, поступающей с входов 1 на входы регистра 17 в 20 течение времени передачи информации с выходов 23 устройства, осуществляется только при поступлении сигналов на входы 1 устройства, имеющих больший приоритет по...

Номер патента: 1312584

Опубликовано: 23.05.1987

Автор: Оганян

МПК: G06F 12/00

Метки: запоминающее, сверхоперативное

...квадратас диагоналями. На фиг. 4 а эти шесть векторов показаны для исходного состояния иимеют значение логического 0 (при изменении направления векторов они принимаютзначение логической 1),Позиция на фиг. 5 а характеризует отделение А как самое пассивное (А 1=0, А 2=0АЗ= 0), при этом ни один вектор не входит вэту вершину. Следующее по пассивности -отделение В, при этом в вершину входитодин вектор. Менее пассивное отделение С -два вектора, и самое активное отделениеР - три вектора. Можно условно эту характеристику направленности векторов (по пассивности) обозначить для дашгого случаякак О, 1, 2, 3 (соответственно для отделений А, В, С, Р). Можно построить толькошесть различных квадратов (фиг. 5 а,б,в,г.д,е), где отделение А всегда...

Номер патента: 1322292

Опубликовано: 07.07.1987

Авторы: Кулик, Лысков, Питерский, Рахов

МПК: G06F 12/00, G11C 15/00

Метки: адресации, блока, памяти, содержанию

..."1" указывает на позицию последней буквы слова-ключа в списке слов, расположенных вдоль горизонтальной стороны матрицы (в данном примере получена 19 позиция). Однозначность этого указания позволяет полученный вектор превратить в удобное двоичное число или применить непосредственно для реализации известными механизмами вы борки при обращении к блоку памяти, Если полученный вектор пуст, заданное слово-ключ в списке ключей отсутствует, если в полученном векторе содержится более, чем одна "1", столько же слов-ключей содержится в списке (вектор укажет позиции их всех),Не описывая известные процедуры занесения информации в блок памяти, рассматривают работу устройства в режиме "Запись" (режим подготовки логических векторов), От внешнего...

Номер патента: 1328820

Опубликовано: 07.08.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 12/00

Метки: адресации, памяти

...49 и 50 исходныекоды адреса и сдвига (то же будет,если идет обращение не к объединенно- Юму массиву) на выходы 26 и 27.Еслиадрес обращения находится во второммассиве из тех, которые выделеныи объединены, то на выходе 27,26 выдяются коды начала второго массива 15с регистра 34 и сдвига во втором массиве с сумматора 47, равного разностиполного адреса обращения и адресаконца первого массива.Коммутатор 28 работает следующим 20образом. Сигнал запуска потенциального вида на входе 76 поступает наформирователь 68, с выхода которогоимпульсный сигнал устанавливает триггер 73 в "1" и запускает элемент 69задержки, выходные сигналы которогопо очереди открывают пары групп элементов И 70 блока. Коды объемов иадресов двух выбранных свободных массивов...

Номер патента: 1345201

Опубликовано: 15.10.1987

Авторы: Горшков, Заяц, Матвеев, Патрикеев, Терехов

МПК: G06F 12/00

Метки: адреса, вычислительной, сети, формирования, эвм

...блока 14, и на выходесхемы 3 сравнения формируется сигнал. При поступлении сигнала с третьего выхода распределителя 5 элемент И 18 открывает блоки 10 и 11,обеспечивая этим запись в регистры16 и 17 соответственно значения с выходов регистра 6 и блока 14, Такимобразом,. в регистре 17 находится зна чение времени обработки запроса впервой ЭВМ сети, а в регистре 16 за-,писана часть формируемого адреса первой ЭВМ сети (100).Далее с первого выхода распредели 45теля 5 осуществляется выдача очередного сигнала, по которому производится сдвиг значения регистра 6 и считывание времени обработки запроса изблока 14 памяти для следующей ЭВМ се ти. Информация с выходов блока 14вновь сравнивается с записанной в регистре 17 и при поступлении сигналас...

Номер патента: 1348860

Опубликовано: 30.10.1987

Авторы: Аверин, Адонин, Гоенко, Есионов, Лискин, Майстренко, Путятин

МПК: G06F 12/00, G06T 1/60

Метки: видеоинформации, памятью

...вход 13 устройстна подается сигнал 1которьп разрешает запись входной информации во второй блок 3 входных регистров и считывание данных иэ первого блока 2 входпх регистров, За время Т(фиг.б) аналогично Описаному осушестнляе гся второй цикл трехстороннего Обмена. Далее работа запоминающего устройства повторяется.Для того, чтобы устройство обработки могло записать или считать одповременно восемь элементов строки или столбца кадра, каждьп из любых восьми последовательно расположенных элементов должен находитьгя н одном из модулей 59 - 66 памяти, Осуществляется это следующим образом, Сигнал с первого адресного входа 11 устройства поступает на входы 43 - 50 выбора кристалла регистров 27 - 34 или 35 - 42, последовательно разрешая запись...

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1357965

Опубликовано: 07.12.1987

Авторы: Гапеев, Карачев, Костелянский, Песоцкий, Статылко

МПК: G06F 12/00

Метки: внешней, доступа, организацией, памяти

...слово (байт) накладывается поочередномаска нулей и маска единиц, в разрядах, определенных единицами слов маски, записываются, соответственно,нули и единицы, остальные разряды не 15изменяются; этот метод может использоваться совместно с методом квантования данных;чтение с инверсией; этот метод может использоваться совместно с методом квантования данных;чтение ортогональное; при этом методе из каждого считанного слова(байта) выделяется один указанныйразряд, из выделенных битов формируется слово (байт) и выдается в центральный процессор; адреса для этогометода формируются прибавлением единицы к текущему адресу или методуквантования данных; 30чтение с коньюкцией или диэъюнкцией двух массивов, оба массива находятся в внешней памяти;...

Номер патента: 1374231

Опубликовано: 15.02.1988

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...памяти сверх адресного пространства процессора 2 в регистр 9 расширения адреса, в младшую и старшую часть, заносится одинаковый код расширения адреса. Для перехода в другой раздел памяти 3 программно изменяются коды в регистрах ввода 7 и вывода 8. Чтобы переписать информацию из одного раздела памяти 3 в другой, необходимо запи 31 2 сать в регистр 7 ввода код раздела памяти 3, из которого осуществляетсяввод данных. В регистр 8 вывода заносится код раздела памяти 3, в который осуществляется вывод информации. В старшую часть регистра 9 расширения адреса заносится код расширения адреса для раздела, из которого осуществляется ввод данных. В младшую часть регистра 9 расширения адреса заносится код расширения адресадля раздела, в который...

Номер патента: 1387002

Опубликовано: 07.04.1988

Авторы: Викентьев, Дерябин, Силин

МПК: G06F 12/00

Метки: адреса, начальной, установки, формирования

...микропроцессор в момент начальной установки, Затем микропроцессор выдает на входы 3 соответствующий адрес области памяти, в которой должен находиться вектор начальной установки микропроцессора, Этот адрес, поступая на дешифратор 10, формирует на его выходе единичный сигнал, поступающий на входы 22, подготавливая открытие соответствующего из элементов И 20. Одновременно с этим через вход 2 на входы 21 приходит сигнал Чтение, который разрешает открыть соответствующий из элементов И 20, через который сформированный в регистре 19 начальный адрес программы выдается на выходы 24.Если пользователю необходимо произвести переустановку работающего микропроцессора, то для этого необходимо замкнуть соответствующий элемент 17, позволяющий...

Номер патента: 1388875

Опубликовано: 15.04.1988

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко, Халявко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...адресного поля по гоцным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.Математические адреса годности годных блоков 13 памяти, поступающие на вход п текущего адреса устройства, вызывают срабатывание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего -го (1 = 1тп) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и оцновременно открывает 1-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес 1-го блока 13 памяти.С выходов элементов И 5 1-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.Обращение к негодному блоку 13 памяти (например, 1-му) в предлага емом устройстве...

Номер патента: 1388876

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...подается сигнал контроляблоков 4 памяти, который поступаетна первый вход элемента ИЛИ 5 и проходит на первые вхоцы сумматоров 2,На вторые входы первого сумматора 2подается начальный адрес, Таким образом, всем блокам 4 памяти присваиваются последовательные адреса, а навыходах последнего сумматора 2 устанавливается код, соответствующий об -щему коликзству блоков 4 памяти. Далее устройство работает в режиме определения работоспособности блоков 4памяти всей системы, При обращении кпамяти элементы 3 сравнения осуществляют сравнение адресов, поступающихс выходов сумматоров 2 и с адресныхшин,В случае совпадения адреса на выходах К-го сумматора, где К = 1М(М - количество блоков 4 памяти вгруппе), с поступившим по адреснымшинам, на К-м элементе...

Номер патента: 1388877

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...аналогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причем коммутация через включившиеся элементы коммутации выходов дешифратора 6 и выходов элементов 7-9 ИЛИ, подключенных к адресным схемам блоков памяти, происходит сверху вниз и слева направо.Таким образом, если на выходе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходах всех элементов коммутации устанавливаются сигналы НУ и, следовательно, сигнал,НУ на выходе соответствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока памяти при любом адресе обращения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коммутации, который...

Номер патента: 1394217

Опубликовано: 07.05.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...закрытым и на втором входе входного элемента И 11 находится сигнал низкого .уров"ня, который запрещает переключениесчетчика 5 по второму синхроимпульсу,После прихода второго синхроимпульса логическая сдвигается спервого выхода регистра 6 сдвига нанвторой, а переключение счетчика непроисходит. Аналогично происходит присвоениепоследовательно-непрерывных адресовостальным неотключенным блокам памяти, 13942 7Таким образом, счетчик 5, хранящий адрес последнего годного блока,увеличивает свое состояние на единицу только после установления фактагодности очередного проверяемого бло"ка (т.е. после установки в единичноесостояние переключателя 1 проверяемого флока) .Одновременно с этим в регистре 6 10условных адресов записываются адре"са,...

Номер патента: 1401465

Опубликовано: 07.06.1988

Авторы: Ананьин, Ляхов, Улыбин

МПК: G06F 12/00

Метки: памятью

...импульс с выхода элемента И 16 поступает на вход установки в "0" триггера 2 и сбрасывает его,в результате регистр 8 блокируется.Процесс считывания информации изблока памяти начинается с момента появления на входе 18 сигнала разрешения считывания, который поступаетна вход установки в "1" триггера 19и взводит его. Сигнал, сформированный на выходе триггера 19, поступает 20на первый вход элемента И 20, на второй вход которого заводится сигналс выхода "0" счетчика 21.Сигнал на выходе элемента И 20появляется лишь в том случае, если 25в блоке памяти заполнена хотя быодна ячейка,Сигнал с выхода элемента И 20поступает на вход элемента ИЛИ 3.Сформированный в результате этого 30на выходе элемента ИЛИ 3 единичныйсигнал, поступая на...

Номер патента: 1401466

Опубликовано: 07.06.1988

Авторы: Козорезов, Митрев, Осинский, Рец, Тоценко

МПК: G06F 12/00

Метки: буферное, вершин, графа, запоминающее, нумерации

...А.Мишин Редактор Н.Лазаренко Техред М.Ходанич Корректор Л.ПилипенкоЗаказ 2786/48 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1 13035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства при решении задачна графах.Целью изобретения является расширение функциональных воэможностейустройства за счет определения номеров чисел входной последовательностибеэ пропусков и повторений.На чертеже показана блок-схемапредлагаемого устройства.Устройство содержит дешифратор1, группу из Р триггеров 2, где Р - 15количество различных...

Номер патента: 1410039

Опубликовано: 15.07.1988

Авторы: Борзенков, Горбунов, Кириллова, Ляхов, Разумов, Щенов

МПК: G06F 12/00

Метки: адресации, памяти

...ИЛИ 15 будет состояние разряда дресации байта (00 р) и поэтому в дополнительном п+1 разряде магистрали бупет нулевое состояние, если адрес команды и данных четный, и единичное состояние, если адрес команды ипи дянных нечетный При выполнении команд с байтовыми операциями обращение за операндом производится в ту память, откуда выбраня команда, так кяк в этом случае нг выходе децифратора 3 команд будет присутствовать признак записи байтя и поэтому триггер 9 признака записи байта установится в единичное состояние, так как ия выходе элемента И 7 сформируется импульс, На выходе элемента И 13 будет лог. "1" ипи "0", н ня выходе элемента И 14 пог. О", при этом на выходе элемента ИЛИ 15 и на выходе 18 устройства будет состояние, зависящее от...

Номер патента: 1411756

Опубликовано: 23.07.1988

Авторы: Втюрина, Доколин

МПК: G06F 12/00

Метки: адресации, памяти

...из этих абонентов,5Микропроцессор 1 и блок 2 прямогодоступа к памяти могут нзаимодействовать между собой по принципу захватауправления, каналы прямого доступа кпамяти блока 2 прямого доступа к памя 19ти конкурируют межцу собой согласноприсвоенным уровням приоритета.Согласно изобретению опознаниеактивизирующегося абонента и выбор соответствующей ему области блока 8 15преобразования адреса осуществляетсяс помощью шифратора 5 номера абонента. Шифратор 5 номера абонента осуществляет преобразование И-разрядного кода, отражающего наличие активного абонента, в.М-разрядный код (бинарный) адреса области блока 8 преобразования адреса, принадлежащейэтому абоненту. Например, при нали"чии в устройстве обработки данныхдесяти абонентов (одним из...

Номер патента: 1411830

Опубликовано: 23.07.1988

Авторы: Веселовский, Гриц

МПК: G06F 12/00, G11C 19/00

Метки: блоков, буферное, запоминающее, информации, отображения

...И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5...

Номер патента: 1418721

Опубликовано: 23.08.1988

Авторы: Анскайтис, Бакутис, Малунавичюс

МПК: G06F 12/00

Метки: вычислительного, комплекса, ленте, магнитной, накопителем, сопряжения

...сигналами,во время выполнения команды,Управление работой устройства вобоих режимах диагностирования осуществляется под действием диагностической программы, которая перед началом диагностирования вводится воперативную память процессора.Диагностирование аппаратуры происходит без участия накопителей на магнитной ленте, а необходимые сигналывырабатываются имитатором 21 накопителя. При включенном переключателе 24 устройство работает в шаговом режиме диагностирования, где под шагом подразумевается следующее: через блок 1 программа загружает управляющую информацию, необходимую для выполнения текущего шага, в регистр 11 и параллельно через единичный вход запускается триггер 12 управления синхронизацией. Характерная особенность режима...

Номер патента: 1418722

Опубликовано: 23.08.1988

Авторы: Горшков, Зеленко, Озеров, Панов

МПК: G06F 12/00

Метки: доступом, общей, памяти

...сброса соответствующего Э-триггера 5, снимает сигналзапроса микропроцессора к общей памяти на выходе Р-триггера 5 и с соответствующего информационного входарегистра-защелки 22. При этом поступление очередного импульсного сигналас первого выхода генератора 1 на тактирующий вход регистра-защелки 22обеспечит фиксацию на его выходах ос-тавшихся необслуженными запросов микропроцессоров к общей памяти, Далееприоритетный шифратор 23 и: дешифра-.тор 24 обеспечат формирование на одном из выходов последнего сигналаразрешения обмена с общей памятью дляследующего микропроцессора аналогичнорассмотренному выше,За время одного периода следованиятактовых импульсов на втором выходегенератора 1, используемых для тактирования работы микропроцессоров и...

Номер патента: 1418723

Опубликовано: 23.08.1988

Авторы: Бессмертный, Панов

МПК: G06F 12/00, G06F 13/00

Метки: буферной, памяти

...соответствует режиму записи для блока 3 и режиму считывания для блока 4, а нулевой выход триггера 8 соответствует режиму считывания для блока 3 и режиму записи для блока 4В режиме записи информации для блоков 3 и 4 импульсы частоты записи с генератора 6 поступают через соответственно открытые элементы И 9 и 12, При этом команда записи для каждого блока памяти разбивается на два . канала: управление по входу "Запись- считывание" и по входу "Выбор крис.талла". Для блока 3 команда записи в виде импульсной частоты записи проходит через элементы 17 и 18, причем время срабатывания элемента 18 больше времени срабатывания элемента 17,этим обеспечивается задержка управления по входу "Выбор кристалла" поотношению к входу "Запись-считывание"н...

Номер патента: 1432532

Опубликовано: 23.10.1988

Авторы: Голубчик, Минченко, Паришкура, Рухлядев, Сиверский

МПК: G06F 12/00

Метки: буферное, запоминающее

...15 записывается в блок 10 нли 11 по коду адреса на входе 16, старшие разряды которого через коммутатор 9 поступют на адресные входы блоков 10 и 11. При чтении по этому же адресу информация с блоков 10 илн 11 считывается в регистр 12. С выхода регистра 12 выходная информация по выходу 18 передается во вращение устройства,По окончании цикла записи или чтения в блоке 1 О или 11 снова осуще ствляется полный цикл регенерации.В,конце полного цикла регенерации формируется счетная единица для счетчика 13.Младший разряд счетчика 13 не является адресом регенерации, К адресным входам блоков 10 или 11 подключены через коммутатор 9 только старшие разряды счетчика 13. Поэтому адрес регенерации изменяется только при поступлении двух счетных единиц...