Двухуровневое устройство для управления памятью микрокоманд

%ВСАТ) М ЕТ ИДЕТЕЛЬСТ А ВТОРСНОМ етельство СССР Г 15/06, 1974. ельство СССР Р 13/06, 1981,СУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ И(54) ДВУХУРОВНЕВОЕ УСТРОЙСТВО ДЛЯУПРАВЛЕНИЯ ПАМЯТЬЮ МИКРОКОМАНД(57) Изобретение относится к вычислительной технике и может быть использовано в блоках памяти микропрограмм,Цель изобретения - расширение области применения устройства за счетобеспечения возможности расширениямикрокомандного базиса устройства.Устройство содержит блок памяти адресных микрокоманд (с полями адресаочередной адресной микрокоманды, проверяемого логического условия и адресов зон операционной микрокоманды),блоки зон операционных микрокоманд,блок памяти кодов настройки, регистры адреса, регистр признаков переходов, регистр кода операции, счетчикадреса, регистр кодов настройки, регистр микрокоманд, демультиплексоры,сумматоры по модулю два, элементыИЛИ, Процесс функционирования устройства состоит из двух режимов: режима настройки и основного режима. Режим настройки применяется при расширении макрофункций системы, а следовательно, при необходимости расширения списка микрокоманд (например, приработе с новыми операционными системами). 3 ил.Изобретение относится к вычислительной технике и может быть исполь"зовано в блоках памяти микропрограмм.Цель изобретения - расширение об-ласти применения устройства эа счетобеспечения возможнос.ти расширениямикрокоманднаго базиса устройства.На Фиг.1 представлена Функциональная схема двухуровневого устройствадля управления памятью микракаманд,на фиг.2 - формат адресной микракоманды; на фиг,3 - пример процессаформирования операционной микрокаманды из отдельных зон в зависимостиот кода настройки,Двухуровневое устройство для управления памятью микракаманд (фиг,1)содержит блок 1 памяти адресных микрокоманд с полями: 1 - полем адреса очередной адресной микракоманды(фиг. 2), 1 - полем проверяемогологического условия (условий), 1полем адресов зан операционной микрокоманды, блоки 2 -2 зон операционных микрокоманд, блок 3 памяти кодов настройки, первый регистр 4адреса, второй регистр 5 адреса, регистр 6 признаков переходов, регистр7 кода операции, счетчик 8 адреса,регистр 9 кодов настройки, регистр1 О микрокоманд, демультиплексоры11 -11, сумматоры 12 па модулю два,первую группу элементов ИЛИ 13, вторую группу элементов ИЛИ, состоящуюнз подгрупп 14-14, первый 15, второй 16 и третий 17 элементы задержки, управляющий вход 18, вход 19 када операции, синхрониэирующие входы20-23 устройства, управляющий выход24 устройства. 1 О 4 О Назначение основных функциональных блоков состоит в следующем.Блок 1 памяти предназначен дляхранения адресных микракоманд,Блоки 2 -2предназначены д.я хранения зон операционных микрокоманд,из которых Формируются микрокомандыуправления,Блок 3 памяти кодов настройки пред Оназначен для хранения кодов настройки,которые определяют процедуру составления микракоманды (фиг.3) из отдельных зон,Сумматоры 12 по модулю два и элекенты ИЛИ 13 предназначены для Формирования кода очередной адреснойкикрокоманды. Демультиплексоры 11 -11 и элементы ИЛИ 14 -14 представляют пренобразователь кодов и служат для перестановки отдельных эан в зависимости ат кодов настройки и занесении сформированнои микрокаманды в регистр 10 микракоманд.Рассмотрим рабату устройства.Процесс функционирования устройства состоит из двух режимов: режима настройки и основного режима.Режим настройки применяется при расширении макрофункций системы, а следовательно, при необходимости расширения списка микрокоманд (например, при работе с новыми операционными системами). С этой целью по входу 19 в счетчик 8 адреса заносится кад адреса, по которому в блок 3 заносится информация а коде настройки (информационный вход устройства на фиг,1 не показан). Так выполняется последовательна для каждой новой микропрограммы.Работа устройства в основном режиме заключается в подаче со входа 19 устройства кода. операции, определяющего начальный адрес микропрограммы, Кад операции заносится в регистр 7 и счетчик 8 адреса. При поступлении на вход 20 синхронизирующего импульса информации об адресе первой микрокоманде микропрограммы с выхода регистра 7 через элементы ИЛИ 13 заносится в регистр 4 адреса, И этим же синхроимпульсом, задержанным на элементе задержки 15, .будет произведена выборка информации из,блока 1 памяти адресных микрокоманд па адресу регистра 4, Тем самым будет сосчитана информация адресной микракоманды (фиг.2), Формат которой содержит код адреса очередной адресной микро- команды, если выподняется линейная последовательность микракаманд. Кроме того, формат адресной микракаманды содержит код проверяемого логического условия (набора логических условий) во втором поле 1 блока 1 па 2мяти, а также коды адресов зон операционных микрокаманд в третьем пале 1 . Па синхроимпульсу, поступившему со входа 22 устройства, код адресов зон операционной микрокоманды заносится в регистр 5 адреса и через время, определяемое временем задержки элемента 16, будет произведена выборка информации из блоков 2 -2.Одновременно с этим в регистр 9 бу.дет произведена выборка информации из блока 3, Информация об отдельных зонах операционной микрокоманды с выходом блоков 2 -2 поступает на 5исоответствующие информационные входы демультиплексоров 1 1 - 11 и в зависимости от кодов настройки, поступающих на управляющие входы демультиплексоров, данная информация (фиг,3) проходит через элементы ИЛИ 14-14и при поступлении на вход 23. устройства синхроимпульса сформированная на регистре 10 операционная микрокоманда поступает на выход 24 15 устройства,При выполнении линейной последовательности микрокоманд адрес очередной адресной микрокоманды с первого выхода блока 1 проходит элементы 20 ИЛИ 13 без модификации и тем самым полностью определяет адрес очередной микрокоманды. Далее устройство функционирует аналогично описанному ранее. 25При выборке микрокоманды ветвле 1 О ния одновременно с адресом очередной микрокоманды с поля 1 блока 1 будет сосчитан код проверяемого логического условия (или набора логи ческих условий). Этот код поступает на один из входов сумматоров 12 по модулю два, на другие входы которых поступают условия перехода с выхода регистра 6. Логические условия про- З 5 модифицируют часть разрядов и тем самым изменят некоторую часть кода адреса очередной микрокоманды и тем самым будет осуществлен переход на очередной линейный участоК микропро граммы.Аналогичным образом устройство будет функционировать до выдачи последней микрокоманды микропрограммы. При выдаче последней микрокоманды устройство готово к приему очередного кода операции,.Формула из о брет ения50Двухуровневое устройство для управления памятью микрокоманд, содержащее блок памяти адресных микрокоманд, первую и втору)о.группы элементов ИЛИ, регистр признаков перехоДов,55 регистр кода операции, демультиплексоры, регистр микрокоманд, причем первый выход блока памяти адресных микрокоманд соединен с первыми входами элементов ИЛИ первой группы,информационный вход регистра признаков перехода является управляющим -.входом устройства, вход кода операции которого является информационнымвходом регистра кода операции, выходкоторого соединен с вторыми входамиэлементов ИЛИ первой группы, выходрегистра микрокоманд является управляющим выходом устройства, одним изсинхронизирующих входов которого является синхронизирующий вход регистра микрокоманд, о т л и ч а ю щ е ес я тем, что, с целью расширенияобласти применения устройства засчет обеспечения возможности расширения микрокомандного базиса устройства, в него введены блоки памятизон операционных микрокоманд, регистр кодов настройки, первый и второй регистры адреса, счетчик адреса,блок памяти кодов настройки, сумматоры по модулю два, элементы задержки, причем второй выход блока памятиадресных микрокоманд соединен с первыми входами сумматоров по модулюдва, вторые входы которых соединеныс выходами регистра признаков переходов, а выходы - с третьими входамиэлементов ИЛИ первой .группы, выходыкоторых соединены с информационными входами первого регистра адреса,выходь 1 которого соединены с информационными входами блока памяти адресных микрокоманд, третий выход которого соединен с информационнымивходами второго регистра Фреса, выходы которого соединены с соответ,ствующими информационными входамиблоков памяти зон операционных микрокоманд, выходы которых соединеныс соответствующими информационнымивходами демультиплексоров, информационный вход счетчика адреса соединен с входом кода информации устройства, выход счетчика адреса соединен с информационным входом блока памяти кодов настройки, выход которого соединен с информационным входом регистракодов настройки, один из выходов которого подключены к соответствующимуправляющим входам демультиплексоров,другой выход регистра кодов настройки соединен с суммирующим входомсчетчика адреса, выходы демультиплексоров соединены с входами элементовИЛИ второй группы, выходы которых соомитета ССС открытиия наб. д, 4/ 113035 Производствен олиграфи еское предприятие, г, Ужгород, ул. Проектная,единены с соответствующими информационными входами регистра микрокоманд, причем синхронизирующие входыблока памяти адресных мик 9 окоманд,регистра кодов настройки и блоковпамяти зон операционных микрокоманд Тираж б 71ИИПИ Государственногоо делам изобретенийМосква, Ж, Раушск подключены соответственно к выходамэлементов задержки, входы которых ивходы первого и второго регистровадреса и блока памяти кодов настройки являются другими синхронизирующими входами устройства,