Устройство управления памятью

(51)4 С 06 Р ОПИСАНИЕ ИЗОБРЕТЕН ТЕЛЬСТВУ Н АВТОРСНОМУ(53 (56 9 9 Р 5 (54) (57) лите зова Цспо ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 4156630/24-24 05.12.86 07,06,88. Бюл, В 21 А.С.Ананьин, А.И.ЛяховЛ,Улыбин681,325 (088,8) Авторское свидетельство ССС 333, кл. С 06 Р 12/00, 1983 торское свидетельство СССР 909, кл. С 06 Р 12/00, 1972 УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТ Изобретение относится к выч ьной технике и может быть и о в аппаратных и гибридных м торах для регистрации хода программ,11 елью изобретения является повышение быстродействия. 11 пя этого в уст .ройство, содержащее два регистра,блок памяти, три счетчика, элементИЛИ, два .элемента И, дополнительно введены четыре регистра, формирователь импульса, четыре элемента И,регистр сдвига, мультиплексор, Устройство не требует на время считывания информации блокировки записи.Пословное считывание информации изблока памяти производится в паузахмежду циклами записи. 1 ил,Изобретение относится к вычислительной технике и может быть использовано в аппаратных и гибридных мониторах для регистрации хода программ,Целью изобретения является повышение быстродействия.На черетеже представлена схемаустройства,Устройство содержит вход 1 разре шения записи, триггер 2, элемент ИЛИ3, триггер 4, информационный вход 5,регистр 6, элемент И 7, регистр 8сдвига, триггер 9, мультиплексор 10,счетчик 11,блок 12 памяти, элементыИ 13 и 14, формирователь 15 импульса, элементы И 16 и 17, вход 18 разрешения считывания, триггер 19, элемент И 20, счетчик 21, счетчик 22,регистр 23, информационный выход 24, 20выход 25 признака считывания, выход26 признака ошибки, тактовый вход27.Устройство. работает следующим образом. 25В исходном состоянии все триггеры(кроме триггера 9), счетчики и регистры сброшены в "0", триггер 9 установлен в "1".Одновременно с информацией о ходе 30отлаживаемой программы на вход 1 разрешения записи приходит сигнал, который передается на вход установкив "1" триггера 2 и взводит его. Врезультате уровень логической "1",сформированный на выходе триггера 2,подается на первый вход элемента ИЛИ3. Одновременно этот же потенциалподается на информационный вход триггера 4.40Информация о ходе отлаживаемой программы, приходящая на информационныйвход устройства 5, далее подается наинформационные входы регистра 6. Запись в регистр 6 производится по сиг налу, поступающему с входа 1 устройства на вход разрешения записи регистра 6,Единичный сигнал с выхода элемента ИЛИ 3 подается на первый вход эле 50 мента И 7, на второй вход которого поступают тактовые импульсы с входа 27 устройстваТаким образом, пока установлен в единицу триггер 2, на выход элемента И 7 постоянно проходят тактовые импульсы, которые далее поступают на вход синхронизации регистра 8 сдвига,Первый тактовый импульс записывает в первый разряд регистра 8 "1", приходящую на вход управления сдвигом регистра 8 с выхода триггера 9. Единичный сигнал с выхода первого разряда регистра 8 поступает на вход установки в "0" триггера 9 и на вход синхронизации триггера 4, При этом на выходе триггера 9 появляется "0", а на прямом выходе триггера 4 "1", которая, поступив на управляющий вход мультиплексора 10, разрешает прохождение через него информации со счетчика 11. Появившийся в результате этого двоичный код на выходе мультиплексора 10, поступает на адресные входы блока 12 памяти, определяя тем самым адрес ячейки, в которую записывается информация.Второй тактовый импульс сдвигает "1" во второй разряд регистра 8, а в первый разряд записывает "0", приходящий на вход управления сдвигом регистра 8 с триггера 9, Единичный сигнал с выхода второго разряда регистра 8 поступает на вторые входы элементов И 13 и 14, первые входы которых соединены соответственно с прямым и инверсным выходами триггера 4.Сформированный в результате этого на выходе элемента И 13 единичный сигнал поступает на вход разрешения записи блока 12 . памяти. По данному сигналу происходит запись информации о ходе отслеживаемой программы с регистра 6 в нулевую ячейку (содержимое счетчика 11 в исходном состоянии обнулено) блока 12 памяти.Третий тактовый импульс сдвигает "1" в третий разряд регистра 8, а во второй разряд аналогично записывацОцЕдиничный сигнал с выхода третьего разряда регистра 8 поступает на вход формирователя 15 импульса. Сфор. мированный в результате этого на выходе элемента 15 сигнал определенной длительности поступает на вторые вхо" ды элементов И 16 и 17, первые входы которых соединены соответственно с прямым и инверсным выходами триггера 4 . Одновременно сигнал с выхода формирователя 15 импульса поступает на вход установки в "1" триггера 9 и регистра 8 сдвига. В результате ре 3 14014гистр 8 обнуляется, а триггер 9 устанавливается в единичное состояние.На выходе элемента И 16 вырабатывается единичный сигнал, который, по-,5ступая на сченый вход счетчика 11,увеличивает его содержимое на единицу, таким образом происходит переадресация блока памяти,Одновременно импульс с выхода элемента И 16 поступает на вход установки в "0" триггера 2 и сбрасывает его,в результате регистр 8 блокируется.Процесс считывания информации изблока памяти начинается с момента появления на входе 18 сигнала разрешения считывания, который поступаетна вход установки в "1" триггера 19и взводит его. Сигнал, сформированный на выходе триггера 19, поступает 20на первый вход элемента И 20, на второй вход которого заводится сигналс выхода "0" счетчика 21.Сигнал на выходе элемента И 20появляется лишь в том случае, если 25в блоке памяти заполнена хотя быодна ячейка,Сигнал с выхода элемента И 20поступает на вход элемента ИЛИ 3.Сформированный в результате этого 30на выходе элемента ИЛИ 3 единичныйсигнал, поступая на первый вход элемента И 7, разрешает прохождение через него тактовой частоты, поступающей на второй вход элемента И 7.Аналогично процессу записи происходит запуск и работа регистра 8сдвига.По поступлении на вход синхронизации триггера 4 единичного сигнала спервого выхода первого разряда регистра 8 сдвига, на прямом выходетриггера 4 устанавливается. "0", наинверсном - "1", В результате этогона управляющем входе мультиплексора 4510 присутствует управляющий сигнал,разрешающий прохождение на адресныевходы блока 12 памяти кода со счетчика 22,В следующий момент времени, послеформирования единичного импульса навыходе второго разряда репистрасдвига, на выходе элемента И 14 вырабатывается единичный сигнап, по которому происходит считывание информации из блока 12 памяти. Считанная информация поступает на информационныйвход регистра 23. По сигналу, поступающему на вход записи регистра 23 654с выхода элемента И 17, производитсязапись информации в регистр 23, выход которого соединен с информационным выходом 24 устройства,Переадресация блока памяти производится импульсом, сформированным навыходе элемента И 17 и поступающимна вход "+ 1" счетчика 22. Сигнал свыхода элемента И 17 одновременнопоступает на выход признака считывания устройства и на вход установкив "0" триггера 19, сбрасывая его.Счетчик 21 определяет заполнениеячеек блока 12 памятиС выхода элемента И 16 при записи в ячейку или свыхода элемента И 17 при считываниисформированные импульсы подаются соответственно на входы "+1" или "-1"счетчика 21, изменяя его содержимое.В случае заполнения всех ячеек накопителя (переполнение счетчика 21)сигнал "Ошибка" с выхода переполнения подается на выход 26 признакаошибки устройства,Формула изобретенияУстройство управления памятью, содержащее два регистра, три счетчика, блок памяти, два элемента И, элемент ИЛИ, причем информационные входы первого регистра являются ин-. формационными входами устройства, выход первого регистра соединен с инфор мационным входом блока памяти, информационный выход которого соединен с информационным входом второго регистра, выход которого является информационным выходом устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены четыре триггера с третьего по шестой элементы И, регистр сдвига мультиплексор, формирователь импульса, причем входы установки в "1" первого и второго триггеров являются соответственно входом разрешения записи и входом разрешения считывания устройства, выход первого триггера соединен с первым входом элемента ИПИ и информационным входом третьего триггера, выход второго триггера соединен с первым входом первого элемента И, выход которого соединен с вторым входом элемента ИПИ, выход которого соединен с первым входом второго элемента И, второй вход которого является тактовым входом устройства, выход второго элемеьКо тор И,Муска каз 2786/48 ВНИИП по 113035, Тираж 704 осударств ам изобре ква, ЖПодписноенного комитета СССРений и открытийРаушская наб д, 4 П Производственно-полиграфическое предприятие, г, Ужгор ная,540146 та И соединен с входом синхронизации регистра сдвига, вход управления сдвигом. регистра сдвига соединен с выходом четвертого триггера, вход установки в "О которого соединен с выходом первого разряда регистра сдвига и входом синхронизации третьего триггера, прямой и инверсный выходы которого соединены соответственО но с первыми входами третьего и четвертого элементов И, прямой выход . третьего триггера соединен с первым входом пятого элемента И и управляющим входом мультиплексора, инверсный 1 Б выход третьего триггера соединен с первым входам шестого элемента И, выход второго разряда регистра сдвига соединен с вторыми входами шестого и пятого элементов И, выходы ко торых соединены соответственно с входом считывания информации и входом разрешения записи блока памяти, а адресный вход которого соединен с выходом мультиплексора, первый и вто рой информационный входы которого соединены с выходами первого и втоСоставитель А.Пак тор НЛазаренко Техред М.Ходаничрого счетчиков соответственно, выход третьего элемента И соединен сосчетным входом первого счетчика, суммирующим входом третьего счетчика ивходом установки в "О" первого триггера, выход четвертого элемента Исоединен с вычитающим входом третьего счетчика, суммирующим входом второго счетчика, входом записи второгорегистра, входом установки в "О"второго триггера и является выходомпризнака считывания устройства, выход третьего разряда регистра сдвигасоединен через формирователь импульса с вторыми входами третьего и четвертого элементов И, входом установки в "1" четвертого триггера и входом установки в "О" регистра сдвига,выход признака равенства нулю третьего счетчика соединен с вторым входомпервого элемента И, а выход признака переполнения третьего счетчика является выходом признака ошибки устройства, вход разрешения записи устрой-.ства соединен с входом разрешения записи первого регистра.