Буферное запоминающее устройство

.А ССР 986 свидетельствоС 06 Р 13/00,4464715,О, 1984,АПОМИНАЮЩЕЕ У ОЙСТВО (5 вычисл исполь ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ С(54) БУФЕРНОЕ 3 Изобретение относитсяой технике и может быт зовано для реализации блоков памяти. на бис динамического типа, Целью изобретения является повышение быст-. родействия . Устройство содержит одновибраторы 1,2, распределитель 3 жпульсов, счетчики 4,5, блок 6. триггеров, блок 7 логических элементов, генератор 8 импульсов, коммутатор 9 адреса, блоки 10, 11 памяти, счетчик 13 адреса регенерации, входы режима работы 14, информационный 15 и адресный 16, начальной установки 17 устройства, выходы информационный 18, инди кации 19 состояния устройствА. Поставленная цель достигается за счет возможности параллельного обращения и ре-ай генерации. 1 ил.ЮИзобретение относится к вычислительной технике и может бьггь использовано для реализации блоков памятина бис динамического типа.5Цель изобретения - повышение быстродействия,На чертеже представлена функциональная схема устройства,Устройство содержит одновибраторы 1 и 2, распределитель 3 импульсов, содержащий счетчики 4 и 5, блок6 триггеров и блок 7 логических элементов генератор 8 импульсов, коммуФтатор 9 адреса, блоки 10 и 11 памяти, 15регистр 12, счетчик 13 адреса регенерации, вход 14 режима работы устрой-ства, информационный 15 и адресный16 входы устройства, вход 17 начальной установки устройства, информационный выход 18 устройства, выход 19индикации состояния .устройства.Блок 7 логических элементов содержит совокупность логических элементов (элементы И и элемент НЕ), соединенных по схеме, обеспечивающей формирование требуемой временной диаграммы на выходе распределителя импульсов. Конкретная реализация блока 7может быть различной и не влияет ка 30существо изобретения.Устройство работает следующим об. разом. Распределитель 3 импульсов использует тактовые сигналы генератора 8 импульсов, а также сигналы, задающие режим формирования импульсов, и вырабатывает последовательность управляющих сигналов, обеспечивающих обращение к блокам 10 и 11 памяти динамического типа и записи результата в регистр 12.До момента начала записи или чтения в блоке 10 или блоке 11 непрерыв но полными циклами регенерировалась информация за счет последовательности управляющих сигналов, формируемой распределителем 3. Момент начала записи или считывания в блок 10 или 5 О 11 прерывает регенерацию блока 10 или 11 в любой точке цикла регенерации, соответствукщей моменту начала записи или считьвакия, т.е. в момент перепада потенциала на шине кеда мпадшего разряда адреса.При записи информация с входа 15 записывается в блок 10 нли 11 по коду адреса на входе 16, старшие разряды которого через коммутатор 9 поступют на адресные входы блоков 10 и 11. При чтении по этому же адресу информация с блоков 10 илн 11 считывается в регистр 12. С выхода регистра 12 выходная информация по выходу 18 передается во вращение устройства,По окончании цикла записи или чтения в блоке 1 О или 11 снова осуще ствляется полный цикл регенерации.В,конце полного цикла регенерации формируется счетная единица для счетчика 13.Младший разряд счетчика 13 не является адресом регенерации, К адресным входам блоков 10 или 11 подключены через коммутатор 9 только старшие разряды счетчика 13. Поэтому адрес регенерации изменяется только при поступлении двух счетных единиц на вход счетчика 13, т.е. по окончании полных циклов регенерации и для блоков 10 и 11. Благодаря этому один счетчик регенерации может формировать адреса регенерации как для блока 10, так и для блока 11.Таким образом, запись или чтение в блок 10 или 11 происходит поочередно, причем, если запись или чтение происходит в блок 10, то блок 11 регенерируется, и наоборот,Формула изобретенияБуферное запоминающее устройство, содержащее два блока памяти, счетчик адреса регенерации и генератор импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены распределитель импульсов, регистр, два одновибратора и коммутатор адреса, причем выход генератора импульсов подключен к синхровходу распределителя импульсов, вход начальной установки которого подключен к одноименному входу устройства, старшие разряды адресного входа устройства подключены к первому информационному входу коммутатора адреса, второй информационный вход, управляющий вход и выход которого подключены соответственно к выходу счетчика адреса регенерации, первому выходу распределителя импульсов и к адресным входам первого и второго блоков памяти, выходы которых подключены к информационному входу регистра, вы1432532 Составитель М.НилинТехред М.Дидык Корректор Г.Решетник Редактор Е.Папп Тираа 104 Подписное Заказ 5442/42 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035) Москва, Ж, Раушекая наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ход которого подключен к информационному выходу устройства, второй выход распределителя импульсов подключен к счетному входу счетчика адреса реге 5 нерации, третий и четвертый выходы распределителя импульсов подключены соответственно к входам выборки строк первого и второго блоков памяти, пятый и шестой выходы распределителя 10 импульсов подключены соответственно к входам выборки столбцов первого и второго блоков памяти, седьмой и восьмой выходы распределителя импульсов подключены соответственно к входам записи-чтения первого и второго бло" ков памяти, информационные входы которых подключены к информационному входу устройства, младший разряд адресного входа устройства подключен квходу запуска первого и второго одновибраторов, выходы которых подключены соответственно к первому и второму входам запуска последовательностиимпульсов обращения к памяти распределителя импульсов, вход типа формируемой последовательности импульсовкоторого подключен к входу реаима работы устройства, девятый и десятыйвыходы распределителя импульсов подключены соответственно к синхровходурегистра и к выходу индикации состояния устройства.