G06F 12/00 — Выборка, адресация или распределение данных в системах или архитектурах памяти

Номер патента: 1552191

Опубликовано: 23.03.1990

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.На чертеже приведена функциональная схема устройства для адресации памяти.Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.устройство работает следующим образом в двух режимах; присвоения адресов годным блокам 4 памяти и обращения к системе памяти.В первом режиме устройство работает аналогично основному устройству. 25 нВ режиме обращения к системе памяти на...

Номер патента: 1553982

Опубликовано: 30.03.1990

Автор: Голубев

МПК: G06F 12/00

Метки: буферное, запоминающее

...соответствующее 2, происходит переполнение сумматора9, сигнал с выхода переноса которогоосуществляет коммутацию выхода сумматора 9 на регистр 4 через блок 5 элементов И-ИЛИ, По адресу, сформированному на выходе регистра 4, производится считывание информационного словаиз накопителя 1 на выходы 3 и записьнового информационного слова с входов 2Первая Фаза тактового сигналас выхода элемента И 17 разрешает чтение из накопителя 1, а вторая - запись в накспитель 1. При достижениинулевого значения счетчиком 12 заканчивается текущий период транспонирования матрицы, Новый цикл транспонирования записанной матрицы и накопления новой происходит аналогично посигналу на входе 19 "Пуск,Таким образом, наличие единогофункционального законченного...

Номер патента: 1559348

Опубликовано: 23.04.1990

Авторы: Аничкова, Соколов

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 на 60, осуществляемое в умножителе 4.Код третьего числа Формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел; текущего значения коррек." тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода(для данного объема ЗУ равно пяти). Таким образом, для первых суток эта сумма равна пяти. По окончанию первых суток сигналом...

Номер патента: 1561834

Опубликовано: 30.04.1990

Автор: Харуо

МПК: G06F 12/00, G06F 15/16

Метки: адресации, памяти

...для указания адреса памяти в дополнение к 8-разрядному параллельному выходу. Аналогично секция Б регистра-счетчиЭка 12 должна быть также снабжена 3- разрядным параллельным выходом и 1-разрядным последовательным входом/ /выходом, Секция Б э регистра-счетчика 12 должна быть восстановлена в исходное состояние в момент, когда установлен адрес страниць 1, потому, что имеются предварительные условия,10 15 20 ЗО 35 4 О 45 5 О при которых со стороны портов задается адрес на страничной основе, ивыборка начинается с верхней частистраницы, Кроме того, поскольку необходимо, чтобы после одного циклапросмотра всех банков памяти процессперешел к следующему блоку, подготавливается 4-разрядная секция Б 4 реги-.стра-счетчика 12 для подсчета...

Номер патента: 1564633

Опубликовано: 15.05.1990

Авторы: Вайсбах, Кеснер, Маут, Шретер

МПК: G06F 12/00, G06F 9/34

Метки: адресации, оперативной, памяти

...11 дан"ных, В предлагаемом варианте реали"зации ключи 5 и 9 работают поочередно в противофазе, что достигаетсяподключением управляющих входов ключей непосредственно (для ключа 5) и45через элемент НЕ 12 (для ключа 9) квыходу младшего разряда счетчика 3 адреса. Устройство работает следующим об 50разом,На первом шаге из блока 4 считывается первый байт - адрес данных,который через. открытый ключ 5 передается на вход адреса оперативной памяти б. В это время ключ 9 эаблокирован инверсным управляющим сигналом с фвыхода счетчика 3 и первый байт неможет попасть в процессор 1 О. На втором шаге иэ блока 4 считывается второй байт - код операции, который в связи с изменением значения младшего разряда счетчика 3 передается через открытый ключ 9 в...

Номер патента: 1571595

Опубликовано: 15.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...В случае программной или аппаратной выработки внешнего по отношению к данному устройству сигнала о переходе объекта управления в аварийный режим, требующий оперативного вывода объекта из него, такой сигнал поступает. на вход 19 "Блокировка" и устанавливает на выходе триггера 17 блокировки сигнал высокого уровня. Этот сигнал высокого уровня (ВУ) с выхода триггера 17 блокирует возможные изменения в состояниях переключателей группы 1-4, тем самым устраняя потери времени, которые пришлось бы затратить на обработку прерывания, т.е. на установление нового соответствия между логическими и физическими адресами вследствие произошедшей перекоммутации элементов 10-11.Таким образом, в режиме блокировки устройство игнорирует любые изменения в...

Номер патента: 1573458

Опубликовано: 23.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...в матрице блоков 8(9) в соответствии с сигналами переключателей:" .1-3. Сигнал высокого уровня (ВУ) на выходе переключателей 1-3 соответствует состоянию Блок включен /исправен, сигнал низкого уровня (НУ) - состоянию "Блок выключен/неисправен".После завершения переходных процессов в матрице блоков 8(9) коммутации устройство готово к работе в режиме взаимопреобразования логического и физического адресов. При этом логический адрес "1" всегда свяэыва 11 ф 11 ется с таким физическим адресом который соответствует 1 -му Функционал ьному блоку и з числа н ео тключ е нных /испр ав ных блоков и наоборот ( т . е . соответствие между полями логических и физических адресов для данного р аспр еделе ния фл аг ов годности , заданного...

Номер патента: 1575188

Опубликовано: 30.06.1990

Авторы: Вишняков, Герман, Орловский, Поправкин, Щурко

МПК: G06F 12/00

Метки: адресации, памяти

...3 сигналами У 4У .Далее блок 21 выдает сигнал СЛ,А, азатем СЛ,О, Этим достигается формирование порядковых номеров байтов всчетчиках 3 так же, как и в ранее описанной команде чтения. Параллельно сэтим в счетчик 9 записывается номерблока памяти (МЛД.РАЗ) сигналом У .Соответственно записанному номеру дешифратор 10 возбуждает выход ВБР.,который разрешает прохождение сигнала записи ЗП,П через элемент И 6на вход управления записью блока памя"ти 2 . В случае, когда нужно записы Квать последовательно несколько байтов (не более восьми), дополнительнок описанному сигнал ЗП,П через элемент 8 поступает на счетный входсчетчика 9 увеличивая его содержимое1 11на 1 , т, е . определяя э тим следующий по порядку :блок памяти, используемый для...

Номер патента: 1575189

Опубликовано: 30.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...должен бытьНУ. Сигнал ВУ на выходе 23 являетсяпризнаком неисправности в матрице элементов коммутации и должен восприниматься процессором, иак запрет на ис-,пользование блоков из данной подеистемы.55 формула изобретения Устройство для адресации блоков памяти, содержащее, группу переключа телей, регистр адреса, дешифратор адреса, первую группу элементов ИЛИ, две группы элементов коммутации, образукнцие треугольную матрицу размерности пхп, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса соединен с входом дешифратора ад" реса, выходы элементов ИЛИ первой груп. пы являются выходами устройства, элементы коммутации первой группы рас" положены по главной диагонали матрицы, а элементы...

Номер патента: 1580373

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев, Шашкин

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...с первогоинформационного входа блока 5 1-йгруппы на первый информационный входблока 5 (1+1)-й группы.Если же в цепи адресации отсутствуют неисправности, то происходитпередача кодов с второго информационного входа блока 5 1-й группы на первый информационный вход блока 5Ц+1)-й группы,После проверки адресации блоковпамяти внутри группы и установкина входе 7 контроля устройства сигнала низкого уровня устройство начинает работу в режиме присвоения годнымблокам памяти непрерывных адресов,При этом функциональный контрольпроводится только для тех блоковпамяти, которые находятся в неотключенных группах Формирователей 1 адреса, При этом соответствующий проверяемому блоку памяти переключатель12 устанавливается в единичное состояние, если блок...

Номер патента: 1580374

Опубликовано: 23.07.1990

Автор: Тюрин

МПК: G06F 12/00

Метки: памятью

...поэто му на выходах мультиплексора 4 устанавливается информация с выходов счетчика 6, который адресует ячейки 30 памяти блока 2.Передним фронтом первого импульса, формируемого генератором 13, стробируется вход элемента И 17, Если в нулевой ячейке, адресуемой нулевой инйормацией на выходе счетчика 6, информация совпадает с той, что записана в регистре 10, то возбуждается выход схемы 12 сравнения и соответственно выход элемента И 17, Если 40 же информация различна, то выход элемента И 17 не возбуждается, Допустим, во .второй ячейке информация совпадает с информацией, подлежащей записи. Поэтому возбуждается выход схемы 12 45 сравнения, элемента И 17 и устанавливается триггер 9, что приводит к блокированию элемента И 16. Задним Фронтом...

Номер патента: 1580375

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...системы 4 памяти, по второму адресу - второго блока и т,д,Го окончании контроля последнегоблока памяти блок 3 памяти хранит последовательность кодов адресов годных блоков системы 4 памяти, т,е.пох-му адресу в блоке 3 памяти хранится -й код (адрес),)-го годного блока системы 4 памяти,В режиме обращения к годным бло"кам системы 4 памяти с входа 11 режи-ма работы устройства сигнал "Контроль"убирается и счетчики 1 и 2 устанавливаются в "третье состояние",На адресный вход 10 устройства поступает текущий адрес обращения, Навход 7 устройства поступает синхросе"рия сигналов считывания (считывание +синхроимпульс). По -му логическомуадресу из блока 3 считывается 1-й физический адрес годного блока системыпамяти, который с адресного выхода...

Номер патента: 1580376

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...сумма где А = 000,на выходе второго сумматора сумма и так далее, причем ца выходе последнего сумматора сумма 45 По окончании процесса суммировация на первом и третьем входах блоков 3 сравнения находятся коды: на первомблоке 3 000 и Л, = " , ца втором блоке 3 Р и 5 , на и-м блоке 3 Яи 2Следовательно, 1.-й сумматор складывает начальный адрес с общей емкостью55 1-го блока, чтобы получить цачальныи адрес следующего блока,При обращении к блокам памяти ца вход 5 устройства поступает текущий адрес, а блоки 3 сравнения определя -ют, находится ли текущий адрес в заданных (сумматором) диапазонах или нетЕсли входной адрес А удовлетворяет требованию то возбуждается первый блок памяти,Если входной адрес удовлетворяет требованиюто...

Номер патента: 1587517

Опубликовано: 23.08.1990

Автор: Лупиков

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...счетчике 3 - информационный объем первой буферной зоны блока памятиПри необходимости модификации адреса по входу 12 синхронизации поступает сигнал, который добавляет единицу к содержимому счетчика 1 и уменьшает на единицу содержимое счетчика 3, в котором фиксируется код текущего объема первой зоны буферной памяти.Формирование последующих адресов обращения для первой буферной зоны производится в устройстве аналогично.По окончании формирования адресов первой буферной зоны на выходе заема счетчика 3 появляется сигнал, который уменьшает на единицу содержимое счетчика 5. 11 ри этом выходные сигналы счетчика 5, воздействуя на адресные входы мультиплексора 2, подключают к информационным входам счетчиков 1 и 3 выходные сигналы регистра 4, в...

Номер патента: 1589282

Опубликовано: 30.08.1990

Авторы: Горошкин, Король, Крылов

МПК: G06F 12/00, G06F 19/00

Метки: контроллер, памяти

...триггер 9 в нуль, разрешит работу шинного Формирователя 2, сделав тем самым доступной для чтения ЭВМ данных с магистрали 21, Нулевое состояние триггера 9 может быть проанализировано ЭВМ, т.е. ЭВМ может установить, закончил ли контроллер работу по программе и Ьормирование массива или нет. В случае подключения выхода 20 к входу маскируеьых прерываний ЭВМ и при незамаскированности указанного прерывания переключение триггера 9 в нуль автоматически прервет работу ЭВМ для выполнения процедуры чтения массива данных иэ блока 7. Указанное прерывание должно маскироваться во время записи программы работы утройства, когда триггер 9 также находится в нулевом состоянии.Чтение массива данных из блока 7 выполняется следующим образом.При нулевом...

Номер патента: 1594547

Опубликовано: 23.09.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...группу выходов 6 устройства, элемент ИЛИ-НЕ 7 и группу Р"триггеров 8;20Устройство работает следующим образом.На сеансе распределения памяти в соответствии с сигналами переключателей 1 сигнал высокого уровня на 25 выходе переключателей 1-4 соответствует состоянию "Блок включен" (исправен), сигнал низкого уровня - "Блок выключен" (неисправен).После сеанса распределения памяти устройство готово к работе в режиме внешних обращений. При этом 3-му адресу обращения (3 =1,2,..,п) всег да соответетвует 1-й блек памяти из числа неотключенных и незанятых блоков памяти.В режиме внешних обращений работа предлагаемого устройства не отличается от работы известного за исключением того, что при любом адресе обращения и соответственно нри сеансе с...

Номер патента: 1596390

Опубликовано: 30.09.1990

Авторы: Батраков, Федосеев

МПК: G06F 12/00, G06F 13/16, G11C 11/00 ...

Метки: буферной, памяти

...памяти заполнен и запись зап рещена), то на входе соответствующего элемента И 32 присутствует высокий потенциал. Поэтому сигнал записи с выхода соответствующего элемента 22 задержки проходит через соответствующий элемент И 32 и элемент ИЛИ 5 на выход 13 устройства, сигнализируя о невозможностиосуществления записи в указанный блок 12 буферной памяти.Чтение информации производится припоступлении на вход 18 устройства управляющего сигнала чтения. Данный сигнал разрешает прохождение адреса выбираемогоблока 12 буферной памяти с входа 16 устроиства через группу 4 элементов И в регистр 9, В результате на соответствующем выходе дешифратора 11 появляется разрешающий потенциал, который поступает на вход элементов И 31 и ЗЗ соответствующего...

Номер патента: 1612299

Опубликовано: 07.12.1990

Авторы: Анищенко, Стальной, Шуцко

МПК: G06F 12/00, G06F 9/35

Метки: адресов, формирования

...размерности (р, ) в матрице размерности (щ, п),который поступает на второй вход второгосумматора 19, на первый вход которого по 15 ступает базовый адрес А и абсолютное смещение а, На выходе 20 сумматора 19формируется абсолютный адрес элемента(А а+ Во). По следующему тактовому импульсу аналогично формируется адрес вто 20 рого элемента (Ао 1+ К ) = (Ао,+ 1), затемвторой относительный адрес В, абсолютный адрес (А а) + В 1), т,д. В общем случаеформирование происходит по следующемуалгоритму;25 1 шаг, (А),2 шаг; (А + , ) = (А+, +1) = (О, (Р - 1,= (О, %-1,3 шаг; (А + 1,+ ) -+ (Вг) г = (О. Рхс)-1 Ф30 4 шаг: (А а) + Вг).После окончания формирования всех адресов подматрицы, количество адресов равнопроизведению Рхя. С первого выхода 10 блока 9...

Номер патента: 1612300

Опубликовано: 07.12.1990

Авторы: Анищенко, Стальной, Шуцко

МПК: G06F 12/00, G06F 9/35

Метки: адресов, формирования

...2, который поступает в преобразователь 16, вызывая значение второго элемента, которое поступает на вход регистра 20 и на второй вход цифрового компаратора 21, на первый вход которого поступает значение первого элемента. Если при сравнении на цифровом компараторе выявляется в зависимости (от кода операции) превышение (не превышение) второго над первым, то сигнал с первого выхода 26 (или второго выхода 27) поступает на первый вход второго элемента И 17 (второй вход третьего элемента И 18) и с приходом тактового импульса с входа 29 это значение записывается в регистр 20 и соответствующий ему адрес записывается в регистр 15. Далее каждое последующее значение элемента массива, превышающее(не превышающее) предыдущее, записывается в регистр 20...

Номер патента: 1615727

Опубликовано: 23.12.1990

Автор: Шипилов

МПК: G06F 12/00, G11C 21/00

Метки: динамической, памяти, регенерацией

...на выходе таймера 22 через Я-вход ВЯ-триггера 17, устанавливает ВЗ-триггер 17 в положение "1" и на выходе триггера 17 появляется высокий уровень, который проходит через элемент И 15, поскольку на его другом входе - высокий уровень с выхода элемента НЕ 16, и поступает на вход блока опроса. Блок опроса анализирует содержимое регистра 29, начиная с младших разрядов. При обнаружении любого разряда регистра 29, хранящего логический "0", на первом выходе и соответствующем выходе из второй группы выходов блока опроса появляются сигналы, причем по сигналу с первого выхода устанавливается в значение "1" ВЯ-триггер 3, и на выходе требования регенерации устройства появляется высокий уровень, поступающий в ЭВМ и разрешающий прохождение...

Номер патента: 1644148

Опубликовано: 23.04.1991

Авторы: Виговский, Сидоренко

МПК: G06F 12/00, G06F 13/00

Метки: буферное, запоминающее

...триггера 9 устанавли", вается высокий потенциал, который поступает на адресный вход коммутатора 17. В результате этого на выход коммутатора 17 поступают сигналы с третьего и четвЕртого входов коммутатора.Низкий потенциал с инверсного выхода триггера 9 поступает на адресный вход коммутатора 18, благодаря чему становится .возможным прохождение сигналов с первого и второго входов коммутатора 18 на его выходы. Этосостояние устройства соответствует режиму записи в блок 4 памяти и режиму считывания из блока 3 памяти.Схема сброса, построенная на триггере 10 и элементах 11,13 и 16, формирует импульс сброса, привязанный к частоте считывания, устанавливающий триггеры 6 и 7 в высокое состояние, обнуляющий счетчик 1 и 2 и устанавливающий...

Номер патента: 1649552

Опубликовано: 15.05.1991

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...А,Огар Техред И.Моргентал,Корректор Н,Ревскал Заказ 1523 Тираж ч 06, ПодписноеВНИИПИ Государственного комитета по изобретениям и открытчям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Изобретение относится к автоматике и вычислительной технике, можетбыть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по аят,св.1394217,Цель изобретения - расширениефункциональных возможностей устрой"ства.На чертеже приведена Функциональная схема устройства.Устройство содержит группу переключателей 1, первую группу элементовИ 2, группу и регистров 3 условныхадресов, группу и схем 4 сравнения,счетчик 5, регистр 6 сдвига,...

Номер патента: 1651290

Опубликовано: 23.05.1991

Автор: Глущенко

МПК: G06F 12/00, G06F 5/00, H03M 7/12 ...

Метки: преобразования, чисел

...13 задания К"го разрядаалгоритмического числа которого подключен к К-му инФормационному входублока 9 коммутации. ИнФормационныйвыход блока 9 подключен к входу второго сомножителя блока 8 умножения,.первый выход блока 6 синхронизацииподключен к тактовому входу накап 15 20 чением того, что операции умножения ве- ,сов разрядов на их представление в ис, ходном числе и накопление слагаемых рас"ширенной записи происходит последовательно. Для этого блок 6 синхронизации, Формируя последовательно на своих выходах группы, подключает последовательно каналы блока 6 памяти и ком.мутатора 9 к входам сомножителей блока 8 умножения и через промежуток 45 времени, достаточный дпя выполненияоперации умножения, Аормирует тактовый импульс, по которому...

Номер патента: 1654828

Опубликовано: 07.06.1991

Авторы: Потапенко, Семенов, Сидоров

МПК: G06F 12/00

Метки: адреса, формирования

...адреса перехода микропроцессором 17 с шины 13 данных (фиг. 3,КЗ), устанавливается новый адрес страницы ПП. 25Регистр 11 задерживает на один тактсигнала МЕЛ момент переключения страниц узла 18 памяти (фиг. 3, К 7, К 8),так как команды перехода двухсловные,то необходимо исключить переключениестраницы до момента считывания второго словкоманды перехода,После установки на шине 13 .кода команды перехода и последующего считывания процессором адреса перехода происходит переключение страниц узла памяти в соответствии с предварительно закодированным адресом страницы памяти,в младшем байте КОП команды перехода.При двухстраничной памяти и при низком уровне сигнала на линии 12 к шине 13 подключается нулевая страницапамяти, при высоком уровне...

Номер патента: 1656541

Опубликовано: 15.06.1991

Авторы: Колчин, Мансуров, Сумин, Юровских

МПК: G06F 12/00

Метки: доступа, общей, памяти, прямого

...ко 50 личества абонентов за счет организациихранения адресов памяти в памяти общегодоступа.Формула изобретения1, Система прямого доступа к общей55 памяти, содержащая блок захвата магистрали, регистр данных, блок управления, регистр текущего адреса, регистр конечногоадреса, схему сравнения, сумматор и буферную память, причем вход регистра данныхчерез магистраль подключен к магистральным входам-выходам блока захвата магистрали, вход признака конца массива блока управления подключен к одноименному выходу схемы сравнения, первый вход которой соединен с выходом регистра конечного адреса, а второй вход и вход сумматора соединены с выходом регистра текущего адреса, выходы управления данными, буферной памятью, текущим адресом блока управления...

Номер патента: 1656542

Опубликовано: 15.06.1991

Авторы: Вишняков, Дементьев, Папков

МПК: G06F 12/00

Метки: адресации, памяти

...структур памяти, к которым принадлежат переменные, и только в случае их равенства переходят к сравнению собственно значений этих переменных.При сравнении адресов устройство работает следующим образом,По внутренней шине значение содержимого регистра 1 подается на входы мультиплексора 22, По другой шине содержимое регистров 2, 4, 5, 6 подается на входы другого мультиплексора 23, На первые управляющие входы блоков 22 и 23 подаются управляющие сигналы с второго и третьеговыходов блока 25, которые предписывают5 выбор необходимых в текущей операции регистров, С выходов блоков 22 и 23 данныепоступают на входы блока 24 сравнения,который в соответствии со значениямиданных вырабатывает сигналы "Равно","Меньше" и "Больше". Сигналы...

Номер патента: 1656543

Опубликовано: 15.06.1991

Авторы: Бондаренков, Федотов, Шипилов

МПК: G06F 12/00

Метки: адресации, памяти

...неизменным, а в регистр 5 п+1 принимается значение Р 2, которое выдается на выход 16 устройства.Работа устройства в режиме реконфигурации памяти повторяется изложенным по-.рядком в течениетактов. За это время присваиваются логические номера всЕм годным блокам памяти в порядке убывания интерливинга. Присвоенные блокам логические номера запоминаются в регистрах 51- 5 П, Так, например, при а = 4, нулевом значении переключателя 12, единичном значении переключателей 11, 1 з, 14, формировании признаков интерливинга в соответствии с таблицей, использовании базы,81 ==111.112 и при подключении выхода 18 устройства к его входу 15 будут выполняться следующие действия.В первом такте реконфигурации (при опросе признака "И 4) запись в...

Номер патента: 1661774

Опубликовано: 07.07.1991

Авторы: Гордиенко, Титов

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...14 переполнения и второй вход дополнительного элемента И-ИЛИ. Если дополнительный и первый переключатели включены, то на втором выходе первого ЭК 1 формируется ВУ, который затем поступает в шифратор.Если (д+1)-е переключатели, последующие за выбранным а-м выходом дешифратора 2, выключены, то на выходе одного иэ ЭК 1, соответствующего какому-либо следующему включенному блоку памяти устанавливается ВУ.Если последний и-й переключатель выключен, то на втором выходе и-го ЭК 1 формируется НУ, а на выходе и-го элемента И-ИЛИ, дополнительном ЭК 11, выходе 14 переполнения устройства - ВУ, что показывает переполнение устройства. При этом, если дополнительный и первый переключатели включены, ка выходе дополнительного элемента И-ИЛИ и втором выходе...

Номер патента: 1661775

Опубликовано: 07.07.1991

Автор: Тюрин

МПК: G06F 12/00

Метки: памятью

...если все компоненты записываемого кортежа меньше или равны, но не равны полностью по всем компонентам кортежа, считываемого в данный момент нз блока памяти 2. Иначе - логический ноль;12,4 - если активирован вход 37, то этот выход повторяет выход 12,2. Если активиронан вход 38, то этот выход повторяет выход 12.3, В противном случае - не актинируетс.я.Выходы 1.1, 12., 12,3 це возбуждаюТся, если кортежи не сравнимы, т,е. кортежи имеют хотя бы по одному компонЕнту несравнимые показатели - один 10 больший, а другой меньший или наоборот. При формировании множества неподчиненных вариантов (множества Парето), когда, например, компоненты кортежей представляют собой показатели качества вариантов решения некоторой задачи, необходим. отбор...

Номер патента: 1674137

Опубликовано: 30.08.1991

Авторы: Гелин, Траньков

МПК: G06F 12/00

Метки: данных, памятью, программ

...кодов 1 устанавливается код 3. Задний фронт импульса на входе 14 "Чтение" устройства, проходя через подготовленный элемент И 2, инициирует запись кода 3 в счетчик 5, На выходе элемента ИЛИ 6 устанавливается "1", которая поступает на второй вход элемента И 3, подготавливая его работу. На входе 13 "Выборка команды" устройства устанавливает "О", запрещая работу преобразователя кодов 1 и запись в счетчик 5. На входе выбора устройства 18 устанавливается "О", запрещая работу схем памяти.Во втором и третьем машинных циклах импульс с входа 15 "Строб состояния" устройства через подготовленный элемент И 3 поступает на вычитающий вход счетчика 5. Содержимое счетчика 5 равно 2, а в третьем машинном цикле - 1. Состояние О-триггера 7 остается...