Многоканальное устройство для вычисления модульной корреляционной функции

(19) роз 8 06 Р 15/53 НИЯ институт нефти и .М. Ищеряков и ССР982.ТРОЙСТВОНОЙ КОРРЕвычислительдля статисти 4 ъ 6 д ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) МНОГОКАНАЛЬНОЕ УДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЬЛЯЦИОННОЙ ФУНКЦИИ(57) Изобретение относится кной технике и предназначено 1686433 А 1 ческого анализа случайн альном времени. Целью ется расширение ф возможностей устройств ции скользящего вычисле реляции. Устройство с преобразования аналогвал, синхронизатор 2, гр сдвига, элементы ИСКЛ и блоки памяти 5, счетчик 1 входят счетчик 7, цифро разователь 8, компаратор синхронизатора - генера элементы И 12. 13, дели триггер 15. 1 ил,ых процессов в реизобретения являункциональных а за счет реализания функции кородержит блок 1 временной интеруппу 3 регистров ЮЧАЮЩЕЕ ИЛИ 46. В состав блока аналоговый преобы 9 и 10, а всостав тор импульсов 11, тель частоты 14 ивходят счетчик 7, цифроаналоговый преобразователь (ЦАП) 8, компараторы 9 и 1 О, В 30 35 Изобретение относится к вычислительной технике, предназначено для статистического анализа случайных процессов путем скользящего вычисления модульной функции авто- и взаимокорреляции и может быть использовано е качестве приемника шумоподобных сигналов.Целью изобретения является расширение функциональных возможностей за счет обеспечения скользящего вычисления взаимокорреляционной функции,На чертеже приведена структурная схема устройства,Устройство содержит блок 1 преобразования аналог-временной интервал, синхронизатор 2, группу 3 регистров сдвига,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и блок 5 памяти, счетчик б, В состав блока 1 преобразованияя аналог- времен ной интервал состав синхронизатора 2 входят генератор 11 тактовых импульсов, элементы И 12, 13, делитель 14 частоты и триггер 15.Устройство работает следующим образом. Один цикл работы устройства включает в себя два режимных интервала - записи и чтения, устанавливаемые состоянием триггера 15 синхронизатора 2. В режиме записи триггер 15 находится в нулевом состоянии и единичный потенциал на его обратном выходе переводит блок 5 памяти всех каналов в режим заплси; а также открывает элемент И 13, через который импульсы, формируемые на выходе генератора 11, поступают на тактовые входы группы 3 регистров сдвига. Одновременно выходные импульсы генератора 11 поступают на тактовый вход г-разрядного счетчика 7 блока 1, обеспечивая формирование пилообразного напряжения на выходе ЦАП 8. В результате на выходах компараторов 9 и 10 формируются временные интервалы х и у соответственно, длительности которых пропорциональны амплитудам сигналое х(т) и ут) на входах устройства, На выходах 2-разрядных регистров сдвига в )-м канале формируются отсчеты х,-1 входного сигнала, сдвинутые на, тактов, которые поступают на вторые входы соответствующих элементов ИСКЛ ЮЧАЮЩЕЕ ИЛИ 4, на обьединенные вторые входы которых поступает сигнал у с выхода второго компаратора 10. Синхронное тактирование работы группы 3 регистров сдвига и счетчика 7, управляющего ЦАП 8 и блоками 5 памяти, обеспечивает формирование на выходе /-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 Д=1 М) временного интервала с длительностью, и рог орциональной абсо 5 10 15 40 45 50 55 лютной разности х-у(, который зафиксируется в 2 ячейках )-го блока 5 памяти,Таким образом, после прихода на тактовые входы счетчика 7 и регистров сдвига 2 г импульсов с выхода генератора 11 в устройстве реализуется получение по одному отсчету хь у входных сигналов х(с) и у(1), а также фиксация в блоке 5)-го канала одного значениях-у.После заполнения счетчика 7 2 импульсами на его выходе переполнения формируется короткий импульс. переводящий триггер 15 в единичное состояние, что соответствует окончанию интервала записи в данном цикле работы устройства и переводу вычислителя в режим считывания. Изменение потенциалов на выходах триггера 15. открывает элемент 12, эа счет чего тактовые импульсы проходят на вход щхг-разрядного делителя 14 частоты, ги= о 92 и. Подключение входа адресного счетчика 6 к выходу старшего разряда счетчика 7 обеспечивает формирование на каждом из И выходов блоков 5 п абсолютных разностей ху, образующих значения модульной функции, Формированием на выходе делителя 14 частоты короткого импульса, который переводит триггер 15 в нулевое состояние, начинается новый аналогичный цикл работы устройства. При этом код адреса, установленный на выходах счетчика б, эа счет его полного пересчета на интервале считывания позволяет записать новые значения абсолютных разностей е ячейки всех блоков 5, занятые значениями ху, которые получены эа и+1 циклов до текущего момента. Таким образом, е устройстве обеспечивается определение и вывод значений статистической бценки после получения каждого отсчета входных сигналов, т. е, реализован алгоритм скользящего вычисления модульной функции.Формула изобретения Многоканальное устройство для вычисления модульной корреляционной функции, содержащее группу регистров сдвига, группу элементов И С КЛ Ю ЧАЮ Щ Е Е ИЛ И, синхронизатор, счетчик, причем первый выход синхронизатора соединен с тактовыми входами регистров сдвига группы, информационный вход каждого регистра сдвига группы, кроме первого, соединен с выходом предшествующего регистра сдвига группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения скользящего вычи "ления взаимокорреляционной функции, в него дополнительно введены группа блоков памяти и блок преобразования аналог- временной интервал, состоящий иэ двух1686433 Составитель В.ОрловТехред М,Моргентал Корректор М.Максимишинец Редактор Н,Бобкова Заказ 4601 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-З 5, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 компараторов, цифроаналогового преобразователя и счетчика, причем первые входы первого и второго компараторов являются соответственно первым и вторым информационными входами устройства, вторые входы первого и второго компараторов соединены с выходом цифроаналогового преобразователя, группа разрядных входов которого соединена с группой разрядных выходов счетчика, счетный вход которого соединен с вторым выходом синхронизатора, выход "Равно" первого компаратора соединен с информационным входом первого регистра сдвига группы, третий выход синхронизатора соединен с входами управления записью-считыванием блоков памяти .группы, выходы регистров сдвига группы соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы кота(рых соединены с выходом "Равно" второго компаратора блока преобразования аналог в временн интервал, выход переполнения счетчика блока преобразования аналог-временной интервал соединен с входом задания временногопараметра синхронизатора, группа разрядных выходов счетчика блока и реобразователей аналог - временной интервал соединена с группой входов младших разрядов адреса 10 блоков памяти группы, выход старшего разряда счетчика блока преобразования аналог- временной интервал соединен со счетным входом счетчика, группа разрядных выходов которого соединена с группой входов стар ших разрядов адреса блоков памяти группы,выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с информационными входами соответствующих блоков памяти группы, выходы которых образуют группу 20 выходов устройства,