Устройство для вычисления функций =, = х

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 7/5 51) 5 ГО С УДАР СТ В Е ННЫ ЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТОТКР ЫТИ.г ИСАНИЕ ИЗОБРЕТЕН СВИДЕТЕЛЬСТВУ еля степени, зультата. жит элементнт ИЛИ 14, ы содержит 17, преобракод, преобь содержит эователь 21 утаторы 22 писать, исхо=е", у=х,ошение(71) Институт проблем моделирования вэнергетике АН УССР(56) Авторское свидетельство СССРВ 1265764, кл. 6 06 Р 7/556, 1985,Авторское свидетельство СССРМ 920717, кл. 6 06 Р 7/556, 1981,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯФУНКЦИЙ У = Е, У = Х(57) Изобретение относится к области вычислительной техники и может быть использованов качестве спецпроцессора для вычисленияфункций у = е", у = х, у = и (1 + х). Цельизобретения - расширение функциональных возможностей за счет вычисления фунИзобретение относится к вычислительной технике и может быть применено в качестве спецпроцессора для вычисления функций у = е", у= х.Цель изобретения - расширение функциональных возможностей за счет вычисления функции у = )и (1 + х).На фиг, 1 показана структурная схема устройства; на фиг, 2, 3 и 4 - возможные варианты блоков синхронизации, вычисления констант и умножителя соответственно.Устройство для вычисления функций у = е", у = х, содержит блок 1 синхронизации, коммутаторы 2, блоки 3 вычисления констант, умножители 4, сумматоры-вычитатели 5, преобразователи 6 кодов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7, комбинационный кции у = )и (1 + х), Поставленная цель достигается тем, что устройство содержит блок синхронизации 1, коммутаторы 2, блоки вычисления констант 3, умножители 4, сумматоры-вычитатели 5, преобразователи кодов 6, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7, комбинационный сумматор 8, вход показателя степени 9, вход аргумента 10, выход результата 11, Блок синхронизации содержит элемент ИЛИ 12, элемент НЕ 13, элемент ИЛИ 14, Блок вычисления константы содержит сумматоры 15 и 16, умножитель 17, преобразователь в дополнительный код 18, пребразователь кода 19. Умножитель содержит блок умножения 20, преобразователь в дополнительный код 21, коммутаторы 22 и 23. Выбор вычисляемой функции осуществляется заданием значения показателя степени ги и кода режима работы К. 4 ил. сумматор 8, выход 9 показат вход 10 аргумента, выход 11 реБлок синхронизации содер ИЛИ 12, элемент НЕ 13, элемеБлок вычисления констант сумматоры 15 и 16, умножитель зователь 18 в дополнительный разователь 19 кода. Умножител блок 20 умножения, нреобра в дополнительный код, комм 23 Работу устройства можно о дя из того, что для функций у у = )и (1 + х) справедливо соот 1 в у= йв хщ+ ;ги -(1 п +О, при а=0 10 1,прищ 1,Вычисление функции у = е" происходит при щ=1 иМ=О, функцииу=х", при а=а+ ( (щ - число отличное от О и 1) и 1 = 1, функции у=)и(1+х), при щ-Ои 1 =1, 15Формула изобретенияУстройство для вычисления функций у = е", у - х, содержащее первый коммутатор, о т л и ч а ю щ е е с я тем, что с целью расширения функциональных возможностей 2 за счет вычисления функции у = )и (1+ х), в него введены блок синхронизации, и - 1 (где и - разрядность аргумента) коммутаторов, (и -ф и)/2 блоков вычисления констант, (пф - и)/2 умножителей, (и - и)/2 25 сумматоров-вычитателей, и - 2 преобразователей кодов, (и -Зп + 2)/2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и комбинационный сумматор, причем первый выход блока синхронизации соединен с первым вхо дом комбинационного сумматора, выход которого является выходом результата устройства, вход-го( = 1,2и) разряда аргумента устройства соединен с первым входом )-го коммутатора и с первым инфор2 и+1г мационным входом ( р - 2+ атора-выч и таыход)-го пре соединен ным входо+-и)-го(1 которого с сумматора- аргумента входом и-г блока синх входом )-г коммутатор ционным вх входом ком п ри у(о) = 1 (для функций у .= е", у = х );У(0) = 0 (для функций у =. и (1 + х),где хц - разряды аргумента;у - разряды результата; 1, при а =ОИП 1= а,прищ 1,1=0,1= 1, 2,.,и - ) умножителя, выход оединен с первым входом р-го вычитателя, вход и-го разряда устройства соединен с первым о коммутатора, второй выход ронизации соединен с вторым о коммутатора, выход первого а соединен с вторым информа одом 1-го умножителя и с вторым бинационного сумматора, О+ 2)-й О = 1, 2и) вход которого соединен с входом)-го преобразователя кодов и с выхо 2 п- 1 +1 - г+2 дом2 ) -го умножителя,(и+1)-й вход комбинационного сумматора и - иг соединен с выходом2 -го умножителя, выход ( + 1)-го коммутатора соединен с вторым входом )-го сумматора-вычитателя,Зппп - ,О-+г= 1, 2,п-)-1) сумматора-вычитателя единен с вторым входом 2 П +2(" - г - ) теля, информационный в образо вателя кодов вторым информацион 2 п -- ) +21)од которого со 2)Го Н та ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом признака преобразования кода )-го преобразователя кодов, первый выход а-го(а = 1, 2, 3(иг - и)/2) блока вычисления констант соединен с третьим информационным входом щ-го умножителя, второй выход -го блока вычисления констант соединен с управляющим входом -га умножителя, второй выход -го= и, и + 1, и + 2.,(п - и)/2) блока вычисления констант соединен с вторым входом ( - и+ 1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход и 1-го блока вычисления констант соединен с входом блока синхронизации и с входом задания показателя степени устройства, второй вход щ-го блока вычисления констант соединен с входом задания режима вычисления устройства, третий вход р-го блока вычисления констант соединен с входом задания константы /и устройства,Составитель М, Кауль Редактор М, Недолуженко Техред М.Моргентал Корректор 8, Гирняк Заказ 2922 Тираж 376 Подписное8 НИИПИ Государственного комитеа по изобретениям и открытиям при ГКНТ СССР113035, Москва, )К, Раушская наб 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101