Устройство для умножения

ОП ИСАНИЕ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт. свнд-ву(71) Заявитель анрогский радиотехнический инст им. В.Д,Калмыкова 54) УСТРОЙСТВО ДЛЯ УИНОЖЕНИ двоичной системе счисления и регистр,результата, причем выходы регистрамножителя соединены соответственно спервой группой входов блока элементов И, выход блока анализа знаковсоединен с управляющим входом коммутатора, выходы которого соответственно соединенц с входами сумматора визбыточной двоичной системе счисления 31.Недостатком устройства являютсябольшие затраты оборудования, обсловленнце наличием регистра много, двух регистров результата и Ивходового. последовательного суммра в избыточной системе счисления.Цель изобретения - упрощение устройства.Эта цель го устройствонрегистр множблок анализа оМатор в избы йсчисления и т У"жимомногоатодости для ум ителя знак точно регисИзобретение относится к цифровой вычислительной технике и может быть использовано при построении специализированных вычислительных устройств.Известно устройство для умножения, содержащее .регистры, сумматор, матрицу модулей и блок анализа ГИзвестно также устройство для . умножения, содержащее регистры множимогои множителя, сумматор, матрицу модулей сложения, блок анализа знака, блок элементов И и Гэлок элементов 2 И-ИЛИ.Недостатком известных устройств является их невысокое быстродействие которое связано с невозможностью получения результата старшими разрядами вперед.Наиболее близким к предлагаемому является устройство, для умножения, содержащее регистр множителя, блок элементов И, блок анализа знаков, коммутатор, сумматор в избыточнои ается тем, что вожения,содержащееблок элементов И,в, коммутатор, сумдвоичной системер результата, при043 5 1 О 30 35 до 50 55 3 999 чем выходы регистра множителя соеди нены соответственно с первой группой входов блока элементов И,выход блока анализа знаков соединен с управляющим входом коммутатора, выходы котоарого соответственно соединены с входами сумматора в избыточной системесчисления, введен комбинационныйсумматор, причем шина множимого сое,динена со второй группой входов блока элементов И, выходы которого соответственно соединены с первойгруппой входов. комбинационного сум,матора, (,2, ,п )-ые разряды второй группы входов комбинационногосумматора соответственно соединены свыходами (и)младших разрядов регистра результата, входы которогосоответственно соединены с инфорчационными выходами комбинационногосумматора, выход переноса которого соединен с первым информационным . входом коммутатора, выход старшего разряда регистра результата соединен со вторым информационным входом коммутатора, а выходы сумматора в избыточной двоичной системе счис ления являются выходами устройства.На чертеже приведена структурная схема устройства для умножения.Устройство содержит шину 1 множителя, регистр 2 множимого, блок 3 элементов И, шину 4 множимого, комбинационный сумматор 5, входы 6 и 7 знаков множителя и множимого, соответственно, блок 8 анализа знаков, коммутатор 9, регистр 10 результата, сумматор 11 в избыточной двоичнойсистеме счисления, выходы 12 и 13 результата, причем выходы регистра2 множителя соединены соответственно с первой группой входов блока 3 эле-:ментов И, шина 4 множимого .соединена со второй группой входов блока 3 элементов И, выходы которого соответственно соединены с первой группойвходов комбинационного сумматора 5, (2п)-ные разрядывторой группы входов комбинационного сумматора 5соответственно соединены с выходами . (и) младших разрядов регистра 10результата, входы которого соответственно соединены с информационнымивыходами комбинационного сумматора 5выход переноса которого соединенс первым информационным входом коммутатора 9, выход старшего разряда регистра 10 результата соединен совторым информационным входом коммутатора 9, управляющий вход которого соединен с выходом блока 8 анализа знаков, а выходы соответственно соединены с входами сумматора 11 в избыточной двоичной системе счисления, выходы 12 и 13 которого являются выходами устройства.Устройство для умножения работает следующим образом.В начале цикла умножения регистр 10 результата устанавливается в нулевое состояние, а в регистр 2 множителя с шины 1 множителя заносится,значение множителя параллельным двоичным кодом. С входов 6 и 7 в блок8 анализа знака подаются значения знаковмножителя и множимого, Значение произведения знаков множимогои множителя с выхода блока 8 анализазнака подается на управляющий входкоммутатора 9, В каждом 1-м (1=1,2,,Й) такте работы устройства шину4 множимого значение 1-го разрядамножимого, начиная со старшего разряда, подается на вторую группу входов блока 3 элементов И, который осуществляет перемножение 1-го разряда множимого на и разрядов множителя,Результат 1-го такта перемножения с выходов элементов И блока 3 элементов И подается на первую группу входов комбинационного сумматора 5, на вторую группу входов которого со второго по и-й разряды с выходов регистра10 результата подаются значения(и)младших разрядов (1-1)-го частичного результата, полученного предыдущим (1-1)-м тактом работы. Значение п разрядов 1-го частичного результата заносятся в регистр 10 результатас информационных выходов комбинационного сумматора 5. Значение (и+1)-горазряда 1-го частичного результатас выхода переноса комбинационногосумматора 5 и значение и-го разряда(1-1)- го частичного резульгата свыхода старшего и-го разряда регистра1 О результата через коммутатор 9 по-:даются на положительные или отрицательные входы сумматора 11 в избыточной двоичной системе счисления, Свыходов сумматора 11 на выходы 12 и13 устройства выдается результатперемножения последовательным кодомв избыточной двоичной системе счисления старшими разрядами вперед.Число тактов работы устройства определяется числом разрядов множимого инеобходимой точности вычисления.999043 ВНИИП аказ 1157/72 Тираж 704 Подписно нт", г, Ужгород, ул. Проектная илиал ППП Таким образом, за счет введения комбинационного и-разрядного сумматора достигается упрощение устройства, так как отсутствуют регистр множимого и многовходовой последовательный сумматор в избыточной двоичной системе счисления, упростится коммутатор и используется только один ре- гистр результата,1 О Формула изобретения Устройство для умножения, содержащее регистр множителя, блок элемен тов И, блок анализа знаков, коммутатор, сумматор в избыточной двоичной системе счисления и регистр результата, причем выходы регистра множителя соединены соответственно с пер- го вой группой входовблока элементов И, выход блока анализа знаков соединен с управляющим входом коммутатора, выходы которого соответственно соединены с входами сумматора в 25 избыточной двоичной системы счисления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен комбинационный сумматор, причем шина множимого соединена со второй группой входов. блОкаэлементов И, выходы которого соответственно соединены с первой группой входов комбинационного сумматора,(2п)-ые разряды второй группывходов комбинационного сумматора соответственно соединены с выходами(и) младших разрядов регистра ре- .зультата, входы которого соответственно соединены с информационными выходами комбинационного сумматора, выход переноса которого соединен с первым информационйым входомкоммутатора, выход старшего разрядарегистра результата соединен со вторым информационным входом коммутатора,а выходы сумматора в избыточнойдвоичной системе счисления являютсявыходами устройства.Источники информации,.принятые во внимание при экспертизеАвторское, свидетельство СССРЮ 551643, кл. 0.06 Г 7/52 1975.2, Авторское свидетельство СССРИ 550637, кл. С 06 Г 7/52, 1975.3. Авторское свидетельство СССРЮ 860062, кл. С 06 Е 7/49, 1980 (прототип).