Патенты с меткой «процессоров»

Номер патента: 1259277

Опубликовано: 23.09.1986

Авторы: Бальва, Марчук, Орлов, Самойлов

МПК: G06F 15/16

Метки: вычислительной, конвейерной, процессоров, системе, сопряжения

...ожидания приема информации процессора 1,0 с блока 4 ответов поступает по одной из шин ответов на вход блока 2 анализа ответов, а с,шины 57 блока 2 анализа ответов поступает на один из информационных входов ключа 72, Выполняя свою про. грамму моделирования процессор 15 выдает на шину 12 адреса код, соответствующий адресу своего блока 2 анализа ответов, на шину 13 управления - управляющие сигналы. Блок 2 анализа ответов принимает по шине 78 код адреса и выдает с дешифратора 70 на управляющий вход ключа 74 сигнал, по которому сигналы управления с шины 79 поступают на выход ключа 7, По сигналу с выхода ключа 74, поступающему на управляющий вход ключа 72, сигнал ожидания через. элемент ИЛИ 75 и мультиплексор 68 поступает на выход 80, а затем...

Номер патента: 1259278

Опубликовано: 23.09.1986

Авторы: Бондаренко, Никольцев, Приходько

МПК: G06F 15/177

Метки: вычислительной, изменяемой, конфигурацией, многопроцессорной, процессоров, системе, сопряжения

...таймера 22 блока 21 синхронизации программ. При поступлении заявки в регистр 23 узел 8 выбора старшего приоритета производит сравнение приоритета поступившей заявки с приоритетами ранее поступивших и еще не обслуженных заявок, Если приоритет поступившей заявки ниже находящихся в системе, то заявка запоминается в регистре 23 заявок на прерывание и 1и ставится в очередь, Если приоритет поСтупившей заявки выше находящихся в си .теме, то узел 8 выбо" ра старшего номера вырабатывает сигнал прерывания, который через элемейтИ 29 и шину 31 прерывания поступает в процессор 3, если блок 1 О разрешения прерывания выработал сигнал на шине 30 разрешения прерывания.Формирование сигнала разрешения прерывания на шине 30 разрешения,...

Номер патента: 1260968

Опубликовано: 30.09.1986

Авторы: Голованов, Ковнир, Козловский, Куприн, Федулов

МПК: G06F 13/00

Метки: группой, периферийных, процессора, процессоров, сопряжения, центрального

...виде последовательного кода записываются в первый или второй блок .5или 6 памяти в зависимости от состояния П-триггера Ъ, которое задаетсяцентральным процессором 1, причем ЗОинформация раскладывается в памятипо зонам, закрепленным эа периферийными процессорами 14 и 15 с помощьюпервого счетчика 3. Такое построениесхемы записи в память позволяет Формировать последовательный код централизован для всех процессоров. процессорами из зоны памяти выбранной вторым счетчиком 7,Применение предлагаемого устройства позволяет осуществлять одновременную передачу данных от центрального процессора к нескольким периферийным процессорам по езависимымканалам связи, обладающим повышеннойпомехозащищенностью за счет веденияпередачи информации последовательным...

Номер патента: 1273940

Опубликовано: 30.11.1986

Автор: Максименко

МПК: G06F 15/163

Метки: вычислительной, однородной, процессоров, системе, сопряжения

...является промежуточным процессором подсистемы, то сигнал логической с разрядов Д 2, Д регистра 85 блока 14 настройки поступает на вторые входы первого 22, третьего 24, пятого 27 и шестого 26 элементов И, разрешая прохождение сигнала частичной синхронизации с левого процессора через первые входы первого элемента И 22, первого элемента ИЛИ 28, второго 23, третьего 24 элементов И соответственно и подготавливая первые входы .шестого 26 и пятого 27 элементов И для прохождения сигнала общей синхронизации с входа 1 на выход 12 блока сопряжения и вход 63 регистра состояния. Если данный процессор является концом подсистемы, то сигнал логической "1" с разрядов Д 4, Д 2 регистра 85 блока 14 настройки поступает на третий вход четвертого...

Номер патента: 1287167

Опубликовано: 30.01.1987

Авторы: Персианцев, Рой, Скурихин, Щербаков

МПК: G06F 12/16, G06F 13/16

Метки: двух, общую, память, процессоров, сопряжения

...источника адреса производится 40 триггером 5, на который поступает сигнал асинхронного запроса доступа процессора. Блок 4 обеспечивает формирование сигналов управления блока 1 с удвоенной частотой. В отсутствие сигнала доступа от процессора адрес от видеоконтроллера 8 поступает в блок 1, откуда происходит выборка информации для видеоконтроллера 8 и ее запоминание в регистре 3. Видеоконтроллер 8 принимает данные с частотой отображения на экране индикатора. При поступлении сигнала асинхронного доступа от процессора мультиплексор 2 производит подачу адреса с входа 13 адреса на блок 1, блокируя посредством элемента И 6 запись выбранной из блока 1 информации в регистр 3. При этом происходит переключение двунаправленного шинного...

Номер патента: 1288704

Опубликовано: 07.02.1987

Авторы: Михнов, Петров, Степанов, Шаляпин

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...питания на устройствопроизводится сброс (обнуление) счетчиков 68, 69 и триггера 73. Послекаждого обращения (записи или чтении) вначале происходит обращениек РОН 63 по старому адресу, а затемнаращивание адреса на единицу (элементы 65 и бб задержки имеют задержку на время выборки содержимого одного регистра), После адресации кпоследнему регистру происходит сброссоответствующего счетчика в нуль.На выходе элемента 72 сравненияединичный сигнал устанавливается вдвух случаях, когда очередь функцийпуста и когда очередь переполнена,В первом случае исчезает сигнал навыходе четвертого элемента И 74 (соответственно и на входе БУ 14), наединичном входе триггер 101 (фиг. 10),после чего происходит останов БУ 14,Во втором случае этот сигнал с...

Номер патента: 1290292

Опубликовано: 15.02.1987

Автор: Максименко

МПК: G06F 15/16, G06F 7/00

Метки: коммутации, однородной, процессоров, системы, ячейка

...запроса на входах 7 ь,7 исправных направлений появляются единичные потенциалы квитирования выявления ресурсов. Отказавшие направления маскируются единичными потенциалами с вы 5 10 15 20 25 30 35 40 45 50 55 ходов элементов НЕ 66 таким образом, что на выходах всех элементов ИЛИ 65 формируются единичные потенциалы, которые включают элемент И 37. Если данная ячейка изолирована (т.е, по всем п направлениям поступают нулевые сигналы контроля), то она блокируется по входу нулевым потенциалом с выхода элемента И - НЕ 36. На фиг. 2 г приведен пример процесса квитирования этапа выявления ресурсов. Формирование единичного потенциала квитирования выявления ресурсов на выходе элемента И 37 ячейки-источника запросов приводит к срабатыванию элемента И...

Номер патента: 1297074

Опубликовано: 15.03.1987

Авторы: Кухарев, Новоселов, Скорняков

МПК: G06F 17/14

Метки: быстрых, дискретных, ортогональных, преобразований, процессоров

...различных состояний, На второйитерации "1" в регистре 8 стоит ва,втором разряде, счетчик 10 считаетдвойками , принимая состояния000, 0010, 00100, 00110и так далее до состояния 1110, а Озатем точно такой же цикл счета повторяется второй раз, На третьей итерации счетчик 10 считает "четверками", повторяя цикл счета 4 раза ит.д, При такой организации счета на 5выходе счетчика 10 появляются все необходимые адреса кодов, которые вдешифраторе 11 дешифрируются в четыре группы управляющих потенциалов,устанавливаемые на выходе 27-30 устрайства,На последней и-ой итерации вычислений и=1 ор И группа элементов И 8 и 9 блокируется отсутствием управляющего потенциала с регистра итераций 8 и ТИ не изменяют состояние счетчи ка кода операции 10,...

Номер патента: 1332327

Опубликовано: 23.08.1987

Авторы: Власов, Ганитулин, Попов

МПК: G06F 13/14

Метки: вычислительной, процессоров, системе, сопряжения

...25 делается очередная попытка установления связи.Во втором случае единичным сигналом с выхода. элемента ИЛИ 36 открываются элементы И 23. Одновременно при наличии нескольких единичных сигналов на выходах схем 34 сравнения с помощью узла 35 выделяется крайняя левая единица из позиционного кода выходных сигналов схем 34 сравнения.Задержанным сигналом с выхода элемента 27 задержки устанавливаются в состояние "1" соответствующие триг геры 24 и 37 и в состояние "О" через соответствующий элемент И 14 разряд регистра 16, соответствующий триггер регистра 31 и триггер 26. Единичными сигналами с нулевых выходов триггеров 24 и 37 закрываются соответствующие элементы И 14 и 30, чем блокируется прием в них единичных сигналов из регистра 13...

Номер патента: 1339570

Опубликовано: 23.09.1987

Авторы: Артюхов, Глухенький, Лернер, Макеенок, Стацюра

МПК: G06F 11/28

Метки: отладки, программ, процессоров, сигналов, цифровых

...регистр 8 можно реализовать на БИС КР 580 ИР 82, операционный усилитель 9 - на ИС К 140 УД 17.Предлагаемое устройство для отладки программ (фиг.1) позволяет выполнить всю последовательность работ по 15 отладке программы ЦПОС (например, КМ 1813 ВЕ 1) . На нем, как и на ВПК - 2920 К 1 Т, производится ввод, редактирование и трансляция программ, программирование БИС ЦПОС и испытание 20 программ на реальных сигналах. Кроме того, предлагаемое устройство позволяет выполнить отладку программ в нереальном масштабе времени на программной модели самого ЦПОС, докумен тирование и хранение программ на соответствующем периферийном оборудовании что возможно на БПКК 1 Т только при использовании системы отладки 1 пе 11 ес. Дополнительно к этому Зо...

Номер патента: 1383377

Опубликовано: 23.03.1988

Авторы: Артамонов, Буценко, Файнгольд

МПК: G06F 13/24

Метки: внешних, группой, группы, процессоров, сопряжения, устройств

...устройств 3, но по сигналу 7 разрешения с узла выборки открывается только один из блоков 5, в котором устанавливается триггер 19 и открывается приемопередатчик 24, после чего соответствующий процессор 1 получает сигналы идентификации обслуживаемого прерывания от одного из внешних устройств 3, выставивших требование прерывания (в соответствии с принятой в шине 8 ввода-вывода системой приоритетов), и переходит к программе обслуживания этого устройства. Внешнее устройство 3 снимает с шины 8 ввода- вывода сигнал требования прерывания. Если в шине 8 ввода-вывода в данный момент нет требований прерывания от других внешних устройств 3, то сигнал в линии 11 требования прерывания исчезает. Сигнал с выхода триггера 19 через элемент ИЛИ 17...

Номер патента: 1388881

Опубликовано: 15.04.1988

Авторы: Головин, Денищенко, Ерзаков, Кравченко

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...сформированных в управляющейчасти форматов сообщений, передаваемых по выходу "Выход сообщений" устройства в общую память. Формат этихсообщений следующий: 111 в признаке "код типа информации",Команда управления Начало масива в виде кода 111 ХХХХХ содержится в трехпервых разрядах признака Данные1 команда управления "Конец массива в виде кода ОООХХХХХ, команда управления "Пуск" - в виде кода 110 ХХХ,а команда управления Стоп - в виде кода 101 ХХХХ с запоминанием в триггере запуска.Устройство начинает работать после того, как на блок управления режи мом поступает команда Пуск . Триг 138888гер запуска устанавливается в состояние 0 по каналу управления разрешается 1-го узла приоритета.При поступлении команды управления 5 "Разрешение...

Номер патента: 1392572

Опубликовано: 30.04.1988

Авторы: Важнов, Максименко

МПК: G06F 15/163

Метки: вычислительной, однородной, процессоров, сопряжения, структуре

...триггер 13 в единичное1 О состояние, озцацдюще здирос нд сцитывдцис информации из блока 1 памяти хстройствд. Этот сигнал устанавливает триггер 15 н нулевое состояние, цри котором нуль с выхола элемента 2 И-НЕ 17 цосгуцает на первый вхол элемента 2 И 18, тем самым блокируя его. Нд второй вхол элемента 2 И 19 поступает елиничцый сигнал с выхола триггера 13 и на выхолс элемента 19 вырабдтывается елиницный сигнал, который разрешает цолачу адреса считывания со сцтчика 3 считывания через группу элемегов И б и группу лементов ИЛИ 7 нд длресные вхслы 25 блока 1 памяти. Информация из блока 1 памяти поступает ца вьхол 29 устройствад цо си Гнд;1 у считывания, н рохол 1- щего с выхола элемента 2 здлс ржки нд вход 27 разрецения считывания блока...

Номер патента: 1432536

Опубликовано: 23.10.1988

Авторы: Жуковский, Твердохлебов

МПК: G06F 13/00

Метки: периферийными, процессоров, сопряжения, устройствами

...связей между входами А и выходами С и входами-выходами В шинных формирователей 31 31 . При отсутствии сигнала1 ф 4ф на управляющем входе ключа 20 ; йриема-передачи информации элемейт И 33 заперт, а элемент И 34 открыт для прохождения через него и затем через элемент ИЛИ 32 сигнала предоставления прерывания от активного устройства (процессора 2,) ППР 1 на следующие ключи 20, приема-передачи информации периферийных устройств 18 более низкого приоритета подключенйя к каналу 3; ввода-вывода данного процессора 2;. Таким образом, в исходном состоянии ключ 20 . приема-передачи информации обеспечивает полное отключение шины ввода-вывода соответствующего периферийного устройства 18 от канала ввода-вывода процессора 3;, не препятствуя...

Номер патента: 1444794

Опубликовано: 15.12.1988

Авторы: Анциферов, Евстигнеев, Клейнер, Латышев, Тараев

МПК: G06F 9/52

Метки: блоком, двух, общим, памяти, процессоров, работы, синхронизации

...выставляет.на совмещенной системной магистрали адрес/данные (АД) адрес, который по заднему фронту сигнала синхронизации обмена (ОБИ) переписывается в адресный регистр 33 процессора 2 1. Этим же сигналом триггер 4 возвращается в исходное нулевое состояние.Если процессор 21 осуществляет процедуру чтения данных из блока 23 памяти, он формирует сигнал чтения ДЧТ, который через элемент И 27 открывает шинный формирователь 35 на передачу информации от блока 23 памяти на магистраль АД процессорного элемента 25, Шинный формирователь 36 при этом находится в высокоимпедансном состоянии, Элементы И 29 и ИЛИ 24 закрыты и на управляющем входе блока 23 памяти установлен нулевой уровень, соответствующий режиму чтения памяти.Если процессор 2 1...

Номер патента: 1444800

Опубликовано: 15.12.1988

Авторы: Ерзаков, Ерзакова

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...сообщения на вход сообщений устройства. На выходе "Признак считывания" блока 23 формируется сигналкоторый устанавливает по вторым входам второй 4 и третий 5 мультиплексоры в режим "Считывание", при котором на выход второго 4 и третьего 5 мультиплексоров соответственно поступают коды с их первых информационных35 входов и выбирается секция адреса считывания блока 6. Код с выходов второго и третьего 5 мультиплексоров образует соответственно адрес секции общей памяти системы, из которой выби О рается сообщение в соответствующий регистр 2-1, 2-И, и адрес ячейки секции адресов считывания блока 6, в которой хранится адрес ячейки заданной секции общей памяти системы, откУда 45 считывается необходимое сообщение. Сигнал "1" с выхода "Признак...

Номер патента: 1481785

Опубликовано: 23.05.1989

Авторы: Алексеева, Кузнецов, Малачевская, Полтавец, Хетагуров, Яковлев

МПК: G06F 15/163

Метки: процессоров, связи

...процессора, содержащегося в О разрядах обратногоадреса передаваемого сообщения, формируя сигнал разрешения записи. Кро 5ме того, по результату сравнения кода, передаваемого в р разрядах обратного адреса информационного слова,с кодом номера процессора, хранящимся в блоке межпроцессорного обмена,блок управления интерфейсными каналами (БУИН) осуществляет контроль напренадлежность поступившей информации данному процессору, формируя вслучае несовпадения кодов сигналошибки.Для выполнения режима Передача"процессор формирует адресное и информационное слова и вырабатываетсигнал "Обращение в БУИН". Адресноеслово в служебных признаках содержитпризнак "Запись в чтен", а в раэря"дах 1 (обратный адрес) указан номерпроцессора и его устройства...

Номер патента: 1515170

Опубликовано: 15.10.1989

Авторы: Ганитулин, Попов

МПК: G06F 13/14

Метки: вычислительной, процессоров, связи, системе

...единичных сигналов на выходах элементов 39 сравнения с помощьюузла 43 выделяется крайняя левая единица из позиционного кода вьмодных сигналов элементов 39 сравнения, Задержанным сигналом с выхода элемента 29 задержки устанавливаются в состояние "1" соответствующие триггеры 26 и 45 в состояние "0" - через соответствующий элемент И 34 одноименный разряд регистра 36 и соответствующий разряд регистра 20. Пусть к 55 приоритетному процессу в данном случае относятся Т 20. и Т 20 , При этих условиях на входах 18 г, 18и 17 узла 14 присутствуют единичные сигналы. Единичным сигналом с входа 18открт элемент И 57 по первому нхогду, а элементы И 58 закрыты по инверсным входам. Поэтому импульсом ссинхронхода 15 только на выходе элемента И 57...

Номер патента: 1515172

Опубликовано: 15.10.1989

Авторы: Антипин, Волков, Каюшев, Киселев, Циглер, Чуев

МПК: G06F 15/167

Метки: двух, общую, память, процессоров, сопряжения

...ожидания эапро.са,При обращении к блоку 1 оперативной памяти второго процессора 21 устройство работает аналогично.При одновременном появлении сигналов на входах 10 и 11 запроса доступак блоку 1 оперативной памяти триггер6 сохраняет свое состояние, осуществляя обслуживание одного из процессоров аналогично описанному процессу.После снятия сигнала с входа 10или 11 запроса доступа к блоку 1 оперативной памяти процессором 20 или 21,получившим доступ, триггер 6 переключается за счет наличия на его входесигнала запроса от другого процессора 20 или 21 и устройство обслуживаетсоответственно другой процессор.Формула из о бре тенияУстройство для сопряжения двух процессоров ч ерез общую память, содержащее блок оперативной памяти, мультиплексор...

Номер патента: 1522217

Опубликовано: 15.11.1989

Авторы: Давыдов, Первов, Салтанов, Смирнов

МПК: G06F 13/00

Метки: абонентов, группой, процессоров, сопряжения

...информация должна бытьпринята и с выхода буферного регистра 2 адреса через коммутатор 8 адре 3) са и подключенный выход из группы20 адресных выходов в зависимостиот дешифрированного кода номера-абонента выдается подключенному абоненту, а также сигнал со второго выхода25 сдвигового регистра 38 через элементИ 46 поступает на вход триггера 50,который по заднему фронту этого сигнала устанавливается в единичноесостояние. Сигнал с выхода триггера0 50 узла 4 управления через коммутатор О строба сопровождения и подключенный в зависимости от дешифрированного кода номера абонента выход иэгруппы 24 выходов строба сопровождения поступает в выбранный абонент и35стробирует прием передаваемой черезустройство информациипо указанномуадресу. По...

Номер патента: 1529236

Опубликовано: 15.12.1989

Автор: Михнов

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...В результате происходит блокировка памяти программ, При появлении сигнала Чт ЦПпс цепи 17 нашину 15 данных поступает код команды выхода иэ подпрограммыВВТ из многорежжшого буферного регистра 49, Этот регистр в устройствевключен таким образом, что при подаче сигнала на его .входы ВК и ВК свыхода снимается код, набранный наинформационных входах, В данном случае набран код, соответствующий команде КЕТ, Сброс команды КЕТ происходитпри исчезновении сигнала с выхода элемента ИЛИ 38, а сброс блокировки программной памяти - при появлении сигнала,ПЗх ЦП по цепи 16,Временная диаграмма (фиг.9) поясняет организацию аппаратного переходав программу, ЦП 1 выставляет единичный сигнал ПЗх ЦП по цепи 16 в начале тре 1 и тьего такта машинного цикла...

Номер патента: 1557570

Опубликовано: 15.04.1990

Автор: Ерзаков

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...6 поступает сигнал "0", который запускает циклы записи блоков 3 и 4 по ранее установленным адресам.1При работе в режиме "Считывание" на выходе признака считывания блока 11 вырабатывается сигнал "1", которыйпоступает на вход первого блока 5 управления памятью и вход блока 10 синх-.ронизации. Одновременно на выходе адреса считывания заявок блока 11 вырабатывается позиционный код, которыйпоступает на соответствующий вход разрешения передачи соответствующего блока 1, на вход строба соответствующегорегистра.2 и входы шифратора 9, Блок 1 и регистр 2 подготавливаются к приему данных с входа сообщений устройства и к передаче их соответствующему процессору, а шифратор вырабатывает двоичный код, который поступает на выходы адреса секции общей...

Номер патента: 1564640

Опубликовано: 15.05.1990

Авторы: Абаджиди, Гераськов, Котов, Харько

МПК: G06F 13/14, G06F 15/16

Метки: процессоров, разделяемыми, ресурсами, сопряжения

...функционирования,Сигналы с выходов управляющих блоков процессоров поступают на входы управления и синхронизации устройства 1, Со входов управления сигналы (нЧтение, Вьдача данных, Запись"Выборка устройства" и "Чтение данных") поступают на входы 20, 23, 24,29 и 31 блоков 8 для обеспечения обмена информацией процессоров с ОП иПУ 1 функционироеание блока 8 в режимах чтения информации из ОП и ПУ впроцессор и записи информации из проиессора в ОП и ПУ, его структурнаясхема и временная диаграмма работыизвес.тны),На два из трех входа синхронизации из блоков управления синхроннымканалом и асинхронной ма.гистралью по40 5 15646 ступают сигналы синхронизации обмена информацией по соответствующему из каналов, Они используются для установки...

Номер патента: 1569840

Опубликовано: 07.06.1990

Авторы: Кицис, Клейнер, Латышев, Тараев

МПК: G06F 13/00

Метки: двух, общей, памятью, процессоров, сопряжения

...массива поступает крытый приемопередатчик 14. Коммута-. на старшие разряды входов/выходов тор 15 при этом закрыт и его выходы устройства 1 для подключения адрес/ О находятся в третьем состоянии,/данных памяти 35, на младшие разряды По окончании процедуры обмена перкоторых поступают соответствующие вого процессора 33 с памятью 35 сигмладшие разряды магистрали АД 1 про" нал СИА 1, поступающий в узле 19 синцессора 33. При снятии процессором хронизации через мультиплексор 37 33 с магистрали ЯЦ 1 адреса выходной 45 на синхровход триггера 40, сбрасывасигнал дешифратора 2 сегмента изменя- ет его в исходное нулевое состояние, ется с единичного на нулевой и триг- Сигнал разрешения РЗ 1.на выходе узла гер 24 цереэ элемент НЕ 26 установит...

Номер патента: 1571606

Опубликовано: 15.06.1990

Авторы: Гончаренко, Жабин, Макаров, Савченко, Ткаченко

МПК: G06F 15/16

Метки: мультипроцессорной, общей, процессоров, системы, сопряжения, шиной

...в единицу), Этот момент определяется либо путем опроса управляющим процессорным блоком 1.1 соответствующих разрядов регистров8.2. . .8.п состояний, либо Формированием сигнала прерывания для управляющего процессорного блока 1,1, который формируется при единичном значении разрядов готовности во всех подчиненных процессорных блоках 1.2,1,п. Управляющий процессорный блок11 (Фиг. 5) переключается в режимкоммуникационного процессора установкой разрядов ВР 1=1, ВР 2=0 регистра8.1 состояния (табл.2) и принимаетконфигурацию связей, показанную наФиг.б, а подчиненные процессорныеблоки 1.21.п имеют конфигурацию,представленную на Фиг.8.Программа обмена между подчиненными процессорными блоками 1,21.п, таблицы адресов регистров данных процессорных...

Номер патента: 1575197

Опубликовано: 30.06.1990

Авторы: Антипов, Куц, Мостепанов, Цемик

МПК: G06F 15/16

Метки: контроллер, магистралью, общей, процессоров, связи

...28 с кодом системного адреса на входе 29 контроллера 3, которому принадлежит приемник. Если коды равны, то единица с выхода схемы 14 сравнения открывает элемент И 24, В магистраль 4 в это время передается признак адреса, о чем свидетельствует поступление на второй вход элемента И 24 единицы с линии признака передачи адреса магистрали, При этом единица с выхода элемента И 24 ближайшим импульсом синхронизации записывается в триггер 10, переводя приемник в состояние ТЮК. При этом единица с выхода триггера 10, во-первых, поступая на входы управления триггера 10 и регистра 17 адреса, запрещает изменение состояния триггера 10 посредством записи инФормации с его инФормационного входа. и запись в регистр 17 адреса, Фиксируя в нем таким...

Номер патента: 1587532

Опубликовано: 23.08.1990

Авторы: Жуковский, Парфюмов, Твердохлебов

МПК: G06F 15/16

Метки: многопроцессорной, процессоров, системе, сопряжения

...магистраль 40 - в процессор 37, В ответ на сигнал требования прямого доступа к памяти процессор 37, если он не приостанов-лен в данный момент каким-нибудь дру. - гьм устройством прямого доступа к памяти, выдает через магистраль 40 на вход 26 устройства 1 сигнал пре.доставления прямого доступа, поступающий на вход элемента И 5, Если процессор 37 не занят выполнением программы, недопускающей отключения магистрали 40 от процессора 37 , то он оставляет неизменным хранящййся в блоке 12 контроля канала процес сора устройства 1 нулевой признак3занятости канала. Поэтому как только в процессоре 37 завершится выпол 3нение текущей операции обмена данными, что контролируется по входу 28 блоком 2 контроля канала процесСора, на выходе последнего...

Номер патента: 1599865

Опубликовано: 15.10.1990

Авторы: Ротарь, Янушкевич

МПК: G06F 13/24

Метки: внешних, группой, группы, процессоров, сопряжения, устройств

...блок формирования сигналов 5 6обмена в исходное состояние. На синхровходы триггеров 37, 38 и 42 по линии 1 поступают тактовые импульсы от генератора 10. На информационный вход триггера 37 поступает сигнал обобщенного запроса 13. Тогда на выходе триггера 37 формируется сигнал запрета связи 12, который поступает в узел 9 выборки и на информационный вход триггера 38 блока 15. На выходе триггера 38 формируется сигнал на линии 17 разрешения связи (задержка. сигнала на линии 17 на один такт относительно сигнала на линии 12 организована в связи с тем, что за это время на входах 18 и 20 дешифраторов должна установиться требуемая информация). Если признак устройства на линии 14 соответствует "1", то он проходит через элемент ИЛИ 41 на...

Номер патента: 1640696

Опубликовано: 07.04.1991

Авторы: Журавлев, Трахтенберг, Шор

МПК: G06F 11/28

Метки: аналоговых, отладки, программ, процессоров, сигналов, цифровых

...сигналы управпеция блоком 9 вырабатываются блоком 2 и поступают в блок 9 по шине 15 данных при выборе блока 9 сигналом с дешифрлтора 11Возмущающие воздействия на объект управления организуются путем использования блоков тестовых напряжений, имеющихся на серийных аналоговых вычислительных машинах и управляемых с ее клавиатуры, либо переключениями в схеме моделирования, управление которыми осуществляются по шине 15 при наличии сигнала с дешифратора 11,либо подачей возмущающих воздействий с выходов коммутирующей матрицы 18.Процессоры управления наблюдаются в реальном масштабе времени на сьетолучевом многоканальном индикаторе например, ИМ). Необходимые процессы записываются в память блока 2,причем с целью сжатия информации в памяти...

Номер патента: 1656547

Опубликовано: 15.06.1991

Авторы: Клейнер, Петров

МПК: G06F 13/00

Метки: блоку, двух, обращения, общему, памяти, процессоров

...через мультиплексор 13 и элемент ИЛИ 25 на вход разрешения блока 12 памяти, переводит его выходы из высокоимпедансного состояния в активное.Если процессор 10 осуществляет процедуру записи данных в блок 12 памяти, процессорный элемент 15 синхронно с выставкой информации на шинах АДформирует сигнал ДЗП 1, Сигнал ДЗП 1 через открытый мультиплексор 13 устанавливает потенциал "0" (режим записи) на управляющем входе блока 12 памяти, Этот же сигнал через элемент ИЛИ 25 поступает на вход разрешения блока 12 памяти.По окончании процедуры обмена первого процессора 10 с блоком 12 памяти изменение состояния сигнала ОБМ 1 из "0" в "1" сбросит триггер 1 в исходное состояние "0".При поступлении от второго процессора 11 сигнала ЗП 2 по окончании...