Патенты с меткой «процессоров»

Номер патента: 1661781

Опубликовано: 07.07.1991

Авторы: Важнов, Максименко, Осипенко

МПК: G06F 15/163

Метки: вычислительную, процессоров, распределенную, систему, сопряжения

...устройства данными,После анализа состояния сигнала на выходе 47 на вход 38 считывания подается сигнал управления считыванием, который разрешает подключение адреса первой ячейки для считывания, хранящегося на счетчике адреса 17 считывания, через элементы И 19 и ИЛИ 21 к адресному входу 34 второго блока 16 памяти и блокирует на элементах И 20 адрес перезаписи со счетчика 3, Сигнал 38 считывания подается через элемент 26 задержки на вход 35 управления считыванием второго блока 16 памяти после установления адреса 34 считывания, и на выходе 37 второго блока 16 памяти появляется содержимое адресуемой ячейки памяти, которое поступает на выход 45 данных устройства и считывается запрашивающим процессором. Снятие сигнала .38 считывания...

Номер патента: 1582873

Опубликовано: 23.10.1991

Авторы: Коновалов, Королев

МПК: G06F 11/18

Метки: начальной, процессоров, резервированной, синхронизации, системе

...задним фронтом (т.е. после завершения очередной команды) строба с нины 42 через элемент И 28 и элемент КЕ 37.Взведение триггера 15 запрещает 20 Формирование сигнала на выходе 45 через элемент К 34. Вновь пришедший строб с шины 42 установит на входе триггера 16 "1" по цепи И 28, 32, 33. Триггер 16 будет взведен теперь после 25 прихода первого заднего Аронта сигналов со входа 50 или 51, транслируемых во вводимый процессор из работающих процессоров (с нх выхода 45). Логическая "1" с входа триггера 16 через ЗО элемент И 35 поступает на вход,триггера 17, который будет взведен передним Аронтом сигналов со входа 50 или 51 после первого заднего фронта тех же сигналов. Триггер 17 сбрасывается задним фронтом этих же сигналов, Таким образом,...

Номер патента: 1702377

Опубликовано: 30.12.1991

Авторы: Петров, Пузанков, Шишкин, Шишкина

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...АП может быть выполнепрограммные модули оформляются в виде на одна из ее ОЭК, состоящая изподпрограмм, представляющих единый ме работоспособных функций как этого, так иханизм, которому передается управление других АП, Для реализации принципа функпрограммыи от которого возвращаетсяуп- ционального резервирования на основеравление программе. Кроме того, использо- ОЭК требуется для множества функций АПвание подпрограмм значительно сокращает построить множество их ОЭК и ввести вобьем программной памяти за счет обеспе- устройство сопряжения СП с группой АПчения возможности многократного обраще блок, осуществляющий при отказе какой-линия к однажды написанной и отлаженной бо функции АП поиск ее работоспособнойподпрограмме, нет необходимости...

Номер патента: 1709325

Опубликовано: 30.01.1992

Авторы: Супрун, Сычев, Уваров

МПК: G06F 13/00

Метки: двух, процессоров, сопряжения

...элемента НЕ 17 соединен с третьим установочным входом триггера 3 обращения к памяти и с первым входом вторсго элемента И - НЕ 14, выход которого через второй управляющий вход двунаправленного шинного формирователя 2 соединен с управляющим входом первой группы 2.1 информационных шинных формирователей. Выходы триггера 3 обращения к памяти и первого элемента И 7 соединены с входами элемента ИЛИ 16, выход которого соединен с вторым входом второго элемента И-НЕ 14 и информационным входом шинного формирователя 11 обращения центрального процессора, Выходы шинных формирователей 9 и 11 обращения процессора ввода-вывода и центрального процессора и первый вход первого резисто55 ра 18 соединены между собой и с входами обращения блока 1...

Номер патента: 1758647

Опубликовано: 30.08.1992

Авторы: Никольский, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 12/16, G06F 13/16

Метки: двух, общую, память, процессоров, сопряжения

...10,четвертый 11 элементы И, элемент ИЛИ 12, элемент НЕ 13, входы 14 и 15 для подключения к шинам адреса, входы 16 и 17 для подключения к выходам запроса, входы-выходы 18 и 19 для подключения к шинам данных, входы 20 и 21 для подключения к выходам чтения/записи, входы 22 и 23 для подключения к выходам управления обменом, выходы 24 и 25 для подключения ко входу разрешения доступа соответственно первого 27 и второго 28 процессоров, синхронхад 26 устройства, первый 27 и второй 28 процессоры.Первый и втооой информационные входы мультиплексора 4 адреса соединены соответственно с входами 14 и 15 устройства для подключения к шинам адреса первого 27 и второго 28 процессоров, выход мультиплексора 4 адреса соединен с адресным нхадом блока 1...

Номер патента: 1762309

Опубликовано: 15.09.1992

Авторы: Супрун, Уваров

МПК: G06F 13/16

Метки: двух, процессоров, сопряжения

...для передачи информации от ЦП к ПВВ. При этом секция магистрали 41 ЦП или секция оперативной памяти ЦП выбираемая для передачи информации от ЦП к ПВВ, задается младшими разрядами кода на адресной магистрали 15 ПВВ, а момента передачи этой информации (открытие одной из групп 1. ( =1.п) шинных формирователей ЦП) опреде 1762309 105 10 15 20 25 30 35 40 45 50 55 ляется выполнением следующих трех условий: наличие микрооперации обращения на входе 17 устройства, отсутствие микрооперации записи на входе 16 устройства и наличие сигнала на входе 18 признака межпроцессорного обмена устройства. Шинный формирователь 7 обращения предназначен для передачи(с инвертированием) сигнала обращения к памяти ЦП от ПВВ, поступающего на вход 17 микрооперации...

Номер патента: 1778759

Опубликовано: 30.11.1992

Авторы: Ильюкевич, Малышевский

МПК: G06F 13/00

Метки: данными, двух, обмена, общую, память, процессоров

...коммутирует мультиплексор адреса 4 на прохождение сигналов с адресного выхода второго процессора 12 на адресный вход блока оперативной памяти 2, а мультиплексор управления 7 на прохождение сигналов с выхода выбора блока оперативной памяти, управления чтением и управления записью второго процессора 12 на соответствующие входы управления блока оперативной памяти 2, При обращении к блоку оперативной памяти 2 второй процессор 12 выставляет адрес на своем адресном выходе, устанавливает уровень лог. "1" на своем выходе выбора блока оперативной памяти и уровень лог, "1" на одном из выходов управления записью или управления чтением в зависимости от режима обращения, при этом выбирается второй шинный формирователь 6 по входу выбора, а на его...

Номер патента: 1784983

Опубликовано: 30.12.1992

Авторы: Никольский, Пугач, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 12/16, G06F 13/16

Метки: двух, процессоров, сопряжения

...37 и 38, вход 39 синх- дами соответственно третьего 13 и четверронизации устройства, первый 40 и второй того 14 элементов И, выходы которых 41 процессоры.соединены соответственно со вторыми вхоТриггер 6 фиг,2) содержит триггер 42, дами первого 21 и второго 22 элементовпервый 43, второй 44 элементы И. ИЛИ, второй вход 30 запроса доступа второго процессора 41 соединен с четвертым входом первого коммутатора 11, с прямым иинверсными входами соответственно четвертого 14 и третьего 13 элементов И, совторым входом второго элемента И 15, выход которого соединенс первым входомчетвертого элемента ИЛИ 19, с первым инверсным и первым прямым входами второгокоммутатора 12, выход первого коммутатора 11 соединен с единичным входом второготриггера...

Номер патента: 1784986

Опубликовано: 30.12.1992

Авторы: Кицис, Клейнер, Латышев

МПК: G06F 13/00

Метки: блоку, двух, обращения, общему, памяти, процессоров

...только для первого процессопотейциалом с инверсного выхода триггера ра 23.1, Передний фронт тактового импульса ТИ 1 При его втором обращении к блоку папроцессорного элемента 28 по первой так- мяти 25 процессорный элемент 28 выставиттовой шине устройства 22 устанавливает сигнал ЗП 1 уровня "1", который через оттриггер 2 в состояние "1", благодаря чему на 15 крытый элемент И-НЕ 10 установит триггерпервой шине разрешения обмена устройст- . 12 в исходное состояние "0", переводя уства 22 появляется сигнал Р 01, уровень. "О" . ройство 22 во второй режим работы,которого позволяет процессору 23 продал-, Импульс частоты 1 двухфазного генеражить процедуру обмена. Процессорный эле- тора импульсов 5 через элемент И-НЕ 3 усмент 28 снимает...

Номер патента: 1789988

Опубликовано: 23.01.1993

Автор: Потапенко

МПК: G06F 15/00, G06F 15/16

Метки: верхнего, группой, иерархической, между, мультипроцессорной, нижнего, процессоров, процессором, системы, сопряжения, уровня

...прямым доступом в память; 37 - второй передатчик;38 - пятый триггер; 39 - третий элемент И;40 - третий элемент ИЛИ: 41 - линия сигнала СИП, 42 - линия сигнала ВВОД; 43 -линия сигнала ВЫВОД; 44 - линия сигнала СИА; 45 - группа линий старших разрядов сигналов АДРЕС; 46 - группа линий младших разрядов сигналов АДРЕС; 47 - группа линий сигналов ДАННЫЕ ВХ,; 48 - линия младшего разряда сигналов ДАННЫЕ ВХ.; 49 - группа линий сигналов АДРЕС; 50 - группа линий сигналов ДАННЫЕ ВЫХ 51 - линия сигнала РЕЖИМ; 52 - группа линий сигналов ДАННЫЕ ЭП.; 53 - группа линий сигналов ДАННЫЕ ЧТ 54 - линия сигнала разрешения обмена; 55 - линия сигнала направление обмена; 56 - магистраль для связи с ЭВМ верхнего уровня; 57 - первая внутренняя магистраль;...

Номер патента: 1798794

Опубликовано: 28.02.1993

Авторы: Нейко, Ромашин

МПК: G06F 13/18

Метки: блоком, двух, общим, памяти, процессоров, работы, синхронизации

...34 и 36,записи информации в устройство 25 со входов 45 и 50 и выбора элементов И 37 и 39 совходов 43 и 48, связанных с интерфейсамисоответственно первого и второго процессоров,Переключение выходов триггеров 7 и о,соединенных с выходами 22 и 21 прерывания устройства в активное состояние, вызывает прерывание основной программысоответствующего процессора и переход навыполнение программы прерывания поданному уровню,Изменение состояния выходов триггеров 8 и 10 производится следующим обра 20 зом, На их информационные входыпоступают сигналы с выходов элементов И5 и 6, вторые входы которых соединены совторыми информационными выходами шинных формирователей 1 и 2 соответственно,Прохождение активных сигналов с данных выходов шинных...

Номер патента: 1807495

Опубликовано: 07.04.1993

Авторы: Герасименко, Косинов, Куценко, Петров

МПК: G06F 15/16

Метки: процессоров, сопряжения

...ЗУ через схе- И 25 или ЗП ЗУ через схему И 26 соответенно ири чтении или записи ормации. Кроме того, выход схемы И 24 решает работу буфера данных 32 и буфедреса 36. После чтения или записи очередного байта информации из содержимого счетчика 29 вычитается единица (схемы 34 и 35),Формула изобретения Устройство для сопряжения процессоров, содержащее группу из блоков сопряжения, каждый из которых содержит два элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ, регистр, три дешифратора адреса, двунаправленный и однонаправленный буферы данных, счетчик, триггер, причем информационные, управляющие, адресные входы-выходы первой группы входов - выходов -го ( = 1, М) блока сопряжения являются одноименными входами-выходами устройства, информационные,...