Устройство для коммутации процессоров многопроцессорной цифровой вычислительной машины

Союз Соаетскии Социалистическии Республик(6 ) Дополн и тельн внд-вувт. Заявлено 12.01. 2 667/ 51 с присоединен вки Государстааинвй комиСоавта Министров СССао даяам изооретвиии открытий) Дата опубликования описания 20,11.7(72) Авторы изобретени анов, С. В. Горбачев,И. Шкиртиль Лупал, В. И. А А, Торгашев и А. 1) Заавител РОЙСТВО ДЛЯ КОММУТАЦИИ ПРОЦЕССОРО МНОГОПРОЦЕССОРНОЙ ЦИФРОВОЙ ВЪЧИСЛИТЕЛЪНОЙ МАШИНЫ) УС отн осится может найи высокоьных сисад, ре: - я, регист ервь оедине анд, вто- первоой вход егистмежгруппоом внутрирой вход ру сную водите су т функционалНаиболее близк пнем к предлагае ется известная м лительная машина групповой регист яэ Предлагае мое изобретение к вычислительной технике ити применение при построени производительных вычислител тем.Известна многопроцессорная вычислительная машина 1, в которой для перадачи информации межлу процессорами используются специальные коммутационные блоки, Недостатком известной машины является то, что конкретная техническая реализация блоков коммутации не предусматривает гибкой динамической перестройки связей между процессорами, а также организации многопроцессорных вычислительных машин с неограниченным числом процессоров, реализующих многояструктуру, что понижает произльность и надежность машины и ьные возможности.им техническим решемому устройству являогопроцессорная вычнс.- 2, содержащая межр связи, внутригруппо 2 ой регистр связи, регистр ко истр запросов, блок управлен дентификации адреса, причем внутригруппового регистра связ с первым выходом регистра ко рой выход которого подключен му входу блока управления, вто которого соединен с первым вх ра запросов, с первым входом вого регистра связи и с выход группового регистра связи, вто которого соединен с третьим входом блока управления, с первым .входом регистра команд и с выходом межгруппового регистра связи, второй вход которого соединен с первым выходом регистра запросов,второй выход котороГо подключен к чечвертому входу блока управления, первыйвыход которого подключен ко второму входу регистра команд, к третьему входувнутрнгруппового регистра связи, к третьему входу межгруппового регистра св ни ко второму входу регистра запросов, второй выход блока управления соединен совходом регистра идентификация адреса,выход которого подключен к пятому вхо-ду блока управленияОсновным недостатком такой вычиспитепьной машины явпяется необходимостьпериодической установки каждого блока уструктуры в определенное состояние ипредварительного присвоения каждому бпоконкретного идентификатора уровня спомощью специапьных команд.Кроме того в устройстве невозможна одновременная передача гпобапьной команды с целью распараллеливания процесса обработки информации вблоки, расположенные в различных группах, поскольку в групповом перекпючатепе непредусмотрены ни воэможность прерывания работы блока управпения группы, ниавтоматические средства защиты памятипри одновременном обращении разныхпользователей. лЭОтмеченные недостатки существенносужают как функциональные возможнссти вычиспитепьной машины, поскопькуограничивается уровень распералпепивания вычислений и процесса управления,так и ее производитепьность в связи сзадержкой обработки информации при межгрупповом обмене,Цепью предпагаемого изобретения явпяется устранение этих недостатков, а имен"цно повышения эффективности обмене информации между процессорами многопроцессорной цифровой вычиспитепьной машины. Поставпенная цель достигается темчто в устройство введены бпок идентифищкации уровней команд внутригрупповыхсвязей и бпок идентификации уровней ко.манд межгрупповых связей, каждый иэкоторых содержит узед приоритетаре-:лгистр свободных идентификаторов, пкфре тор, дешифратор занятых идентификаторови дешифратор свободных идентификаторов,причем третий и четвертый выходы блокауправпения подключены ко входам дешиф.раторов свободных и занятых идентификаторов соответственно обоих бпокоа,выходы дещйЗаторов свобопнгу. д,.с,;А)ч,каторов;юл догс бпока подГючничным входам регистров саподдных иден"тификаторов соответствующего бл ;.авыходы ко ". .,оединен 1уззщя ДОнор."т-т-" оответствргу 1 рс "ге:",-ввых 1"ды узлов 1 р-орнтета каждого бло 1 Яподкшочены ко входам. шифраторов, к нуОлевым входЪм регистров свободных идентификаторов и к выходам дешифраторовзанятых идентификаторов соответственноодноименных бпоков, первые выходы шифраторов кыкдого блока подкпючены к е.е:тому и седьмому входам блока упрраьения соответственно, вторые выходы шифреторов каждого блока подключены к четвертым входам одноименных регист ров связноСущность изобретения поясняется чер-. тежом, на котором представпена схема предлагаемого устройства дпа коммутации процессоров многопроцессорной Ш 3 М.Б состав устройства входит регистр 1 идентификации адреса, внутригрупповой регистр 2 связи, межгрупповой регистр 3 связи, регистр 4 команд регистр 5 запросов, блок 6 управления, шифраторы 7 н 8,узлы 8 и 1 Ь приоритета регистры 11 и 12 свободных идентификаторов, дешифраторы 13 и "4 свободных идентификаторов, дешифраторы 15 и 16 занятых идентификаторов, бпок 17 индентификации уровней команд внутригрупповых связей, бпок 18 идентификации уровней команд межгрупповых связей.Выход регистра 1 идентификации адреса соединен с входом бпока 6 управ- пения,. второй выход которого подкпючен к входу этого же регистра. Выход внутригруппоаого регистра 2 связи соединен с первым входом регистре 5 зепро сов, с первым входом межгауппового регистра 3 связи и вторым входом бпока 6 управления. Выход мекгруппового регистра 3 связи соединен с первым вхо дом регистра 4 команд, третьим входом бпска 6 унраапения и вторым входом внутригруппсвого регистра 2 связи. Первый и второй выходы регистра 4 команд "оединень 1 п ответственчо с ервыд 1 вуодщвнутригруппового регистра 2 связи и с первым входом бпока 6 управпения. Первый и второй выходы регистра 5 запросов соединены соответственно со вторым входом межгруппового регистра 3 связи и с четвертым входом бпока 6 управпения. Первый выход блока 6 упраапения соединен сс .,т-.р.,: входом регистра 4 мщцрупповогсф, р.ьгитра 3 свя эи э со входом регистре 5 запросов. д 1 и 4 выдами дешийраторов 13 и 15 свободных и занятых идентификаторов, .е четвертый выход блока 6 управления соединен со входами дешифраторов 14 и 16 свободных и занятых идентификаторов. Выходы дешифраторов 15 и 14 соединены соответ= стаенно с единичными входами триггеров, 633 О 22регистров 11 и 12 свободш 1 х идентификаторов, Выходы регистров 11 и 12 свободных идентификаторов подкшочены соответственно к входам узлов 9 и 1 О приоритета, выходы которых связаны соот- З ветственно с входами шифраторов 7 и 8 и с нулевыми входами триггеров регистров 11 и 12 свободных идентификаторов,Работа предлагаемого устройства для коммутации процессоров многопроцессорной 16 ЦВМ осуществляется следующим образом.При обмене информацией между двумя процессорами и передаче ее в обе стороны производится замена сопровождающего команду идентификатора уровня на первый И свободный, имеющийся в распоряжении данного устройства для коммутации процессоров. При передаче команды некоторому свободному процессору на выполнение последний принимает себе ее идентифика- М тор 9 и вся информация, относящаяся к передаваемой команде, поступает в дальнейшем именно в укаэанный процессор. Процессор хранит присвоенный идентификатор .до тех пор, пока не получит приказ оИ разрушении установленной связи и не сбросит хранящуюся информацщо, после чего он становится свободным, и может быть использован дпя работы с другими командами, Сбрасывамый идентификатор в та- Е ком случае также переходит в разряд свободных и может быть использован при организации обмена между другими процессорами, связачными с данным устройством коммутации. Поиск свободных иден-тификаторов 9 фиксайий занятых и освободившихся идентификаторов производится одинаково при передаче информации через устройство коммутации в обоих направлениях. Поэтому достаточно рассмотреть,46 например, передачу команды с межгруппо вого регистра 3 связи:на внутригрупповой 9 то есть с межгрупповой шины на межбпочную, При пе: -;дае информации вЯ межбночную шину оцреденяетси первый свободный идентификатор уровня путем анализа кода, хранящегося в регистре 11 ,"вободных идентификаторов Дпя этого узлом 9 приоритета выделяется первая левая единица из кода 9 записанного в ре% истре 11 свободных идентификаторов, Выделенная единица, представляющая собой унитарный код свободного в данный момент идентификатора уровня 9 подается на вход шифратора 7 и на вход регистраЯ 11 свободных идентификаторов, где производится сброс соответствующего разряда кода, и таким путем в данном устройстве коммутации фиксируется занятость выбранного идентификатора. Не шифраторе 7 унитарный код выбранного идентификатора преобразуется в двоичный и затем выдается в блок 6 управления, во внутри- групповой регистр 2 связи и межбпочную шину. При передаче, информации с меж - блочной шины в межгрупповую производятся внапогичные операции соответственно в регистре 12 свободных идентификаторов, уэпе 10 приоритета, шифратора 8, межгрупповом регистре 3 связи и межгрупповой шине, Наряду с этим, при появлении в межгрупповой шине информации, сопровождаемой выбранным идентификатором урог 9 .аг ое устройство коммутации иэ всех устройств коммутации, подкпюченньх к данной межгрупповой шине, принимает этот идентификатор через меж - групповой регистр 3 связи и блок 6 управления на вход своего дешифратора 16.Дешифратор 16 преобразует двоичный код занятого идентификатора в унитарный, с помощью которого производится сброс соответствующего разряда регистра 12 свободных идентификаторов.Таким образом фиксируется занятость идентификатора в данной межгрупповой шине, Анапогично при появлении в межбпочной шине идентификатора уровнясопровождающего и иформацию, идущую от некоторого процессора, рассмотренные операции производятся соответственно в виутригрупповом регистре 2 связи, дешифраторе 13 и регистре 11 свободных идентификаторов.Таким образом, наличие в многопроцессорной ЦВМ предлагаемого устройства дает возможность производить автоматическое присвоение процессорам определенных идентификаторов уровня, разрешающих прием передаваемой информации, Это присвоение производится в процессе передачи, и в зависимости от занятости того ипи иного процессора машины может осуществляться гибкач организация связи в9 результате чего, практически в любом случае могут быть найдены свободные пути к свободным процессорам через устройства коммутации процессоров для выполнения любой команды, что существенно расширяет функционайьные возможности иповышает производительность вычислительной машины. Предлагаемая схема устройства дпя коммутации процессоров позволяет также обеспечить защиту памяти, поскольку после присвоения некоторому процессору определенного идентификатора., к нему могут поступать команды, со, 6555/39Тираж ЦНИИПИ Государстве по дел 113035, Москва, ого комитета изобретений 35, Раушская Поппи вета М открыт аб., д.