Устройство для сопряжения процессоров с каналами ввода вывода

Союз Советских Социалистнческнх РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рп 789987(22) Заявлено 131278 (21) 2695364/18-24 с присоединением заявки йо(2 Э) Приоритет С 06 Р 3/04 Государственный комитет СССР по делам изобретений и открытий(72 Авторы изобретения А,П.Запольский, В.М.Пронин, В.В.Карпейчик и Б.В.Цесин 71) Заявитель 54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРО С КАНАЛАМИ В ВОДА-ВЕ 1 ВОДА Изобретение относится к вычислитель. ной технике и может быть использовано при построении многопроцессорных вычислительных систем с общим парком каналов.Известны устройства для сопряжения каналов ввода-вывода и процессора, содержащие блок обработки запросов и приоритета, блок приема команды и организации прерывания, блок Фиксации ситуации и тестов локализации неисправностей 113Недостатком этих устройств являются ограниченные Функциональные возможности, вследствие чего невоз можна работа каналов ввода-вывода более, чем одним процессором, что не позволяет организовать быстродейст вующую связь между процессорами и общим полем внешних устройств при 26 органиэации многопроцессорной вычислительной системы.Наиболее близким к данному по сущности технического решения является устройство для сопряжения одно- фф родных вычислительных систем, содержащее блок коммутации, первый и второй вход-выход которого являются соответствующими входами-выходами связи с соседними устройствами, третий ЗО вход-выход соединен с первым входомвыходом блока передачи, а первые входи выход - с соответствующими входамии выходом блока настройки, группа выходов и входов которого являются соответствующими выходами и входамиустройства, а второй выход подключен к первому входу блока управления, группа входов которого является группой входов устройства, а первые вход и выход соединены с соответствующими выходом и входом блокапередачи, причем блок настройки содержит элементы ИЛИ, ИЛИ-НЕ, дешифратор адреса, соединенный с выходомрегистра сдвига, вход которого соединен с выходом коммутатора, входы которого являются соответствующими вхо-цами блока настройки, а блок управления включает коммутатор, счетчик,дешиФратор и элементы И 121 .Недостаток этого устройства - егосложность и большой объем оборудования, необходимый для работы.Цель изобретения - сокращение аппаратурных затрат,Поставленная цель достигается тем,что в каждый блок связи устройства,содержащего И блоков связи, каждыйнз когорых включает гри коммутатораи дешифратор режима, введены триггер режима, шифратор адреса и регистр, причем первый вход и выход первого коммутатора являются соответственно первым входом и вторым выходом блока связи, выход второго коммутатора является первым выходом блока связи,первый вход соединен со вторым входом блока связи, первыми входами шифратора адреса и третьего коммутатора и входом дешифратора режима, выходом подключенного ко входу триггера, выходы которого соединены соответственно со вторым и третьим входами шифратора адреса, выходом подключенного ко входу регистра, выходы которого соединены соответственно со вторыми 3 входами коммутатбров, третьи выходы которых подключены к третьему входу блока связи и четвертому входу шифратора адреса, четвертый вход и выход третьего коммутатора соединени соот- що ветственно с первым входом и третьим выходом блока связи, первые и вторыефь входы и выходы которого являются соот ветствующими входами и выходами устройства, третий выход-го блока связи соединен с третьем входом 1 + + 1-го блока связи, третий выход М-го блока связи соединен с третьим входом первого блока связи / = 1 М.На фиг. 1 приведена структурная схема устройства; на фиг. 2 - функциональная схема узла местного управления.Устройство содержит блоки 1 связи, каждый из которых включает три коммутатора 2,3,4 и узел 5 местного З 5 управления, содержащий четырехразряд; ный регистр б, шифратор 7 адреса, дешифратор 8 режима и триггер 9 режима. Блок 1 связи предназначен для связи процессора с группами каналов 40 ввода-вывода , узел 5 местного управления - для управления коммутаторами. Первые вход и выход каждого блока 1 связи подключаются соответственно к выходным и входным шинам одной группы каналов ввода-вывода, а вторые вход и выход - соответственно к выходной и входной шине одного из процессоров, Регистр б предназначен для фиксации состояния коммутаторов 2,3,4 блока 1 связи, шифратор 7 служит для Формирования адреса направления потока информации между процессорами и группами каналов под управлением любого процессора. Дешифратор 8 предназначен для опознания адреса, 55 поступающего из процессора,непосредственно не соединенного с данным блоком 1 связи, с номером процессора, соединенного с этим же блоком 1 связи.Устройство работает следующим щ образом.Возможны .3 режима работы устройст" ва.1 Обмен процессора с соответствующей ему группой каналов, При этом триггер 9 сброшен, что обеспечивает занесение через шифратор 7 кода, который устанавливает второй и четвертый и сбрасывает первый и третий разряды регистра 6. Через коммутатор 2 осуществляется передача информации иэ группы каналов на первые входы блока вязи и далее на входную шину процессора, а через коммутатор 3- передача информации иэ процессора на второй вход блока связи и далее на входную шину группы каналов,а также возможна передача информации с третьего выхода предыдушего блока 1 связи через коммутатор 4 на третий вход последующего блока 1 связи.2. Обмен между процессором и группой каналов ввода-вывода, подключенной к блоку 1 связи другого процессора. Для переключения в такой режим работы управляющая системная программа, если ни один из процессоров системы не обменивается информацией с группой каналов ввода-вывода, подключенных к блоку 1 связи другого процессора, а также если нужная группа каналов не занята обменом информацией с соответствующим процессором, выдает команду одному из процессоров осуществить переключения в своем блоке 1 связи, а также в блоке 1 связи, к которому подключена нужная группа каналов, Для этого получивший команду процессор в связанном с ним .блоке 1 связи устанавливает первый и сбрасывает второй, третий и четвертый разряды регистра 6. Таким образом становится возможной передача информации с третьего выхода предыдущего блока связи через коммутатор 2 на входную шину процессора и передача с выходной шины процессора через коммутатор 4 на третий вход последующего блока связи. Все остальные блоки 1 связи в этот момент находятся в состоянии, определяемом и. 1. Далее получивший команду процессор выдает адрес требуемой группы каналов, ко-.ч торый последовательно проходит через коммутаторы 4 каждого блока 1 связи и анализируется дешифраторами 8 каждого из блоков 1 связи. Дешифратор 8, опознавший свой адрес, выдает сигнал, устанавливающий триггер 9, тем самым позволяя управлять установкой регистра б через шифратор 7 процессору, выдавшему адрес. Затем этот процессор выдает сигналы, которые, последовательно проходя через блоки 1 связи, устанавливают третий разряд и сбрасывают первый, второй и четвертый разряды .регистра б в выбранном блоке 1 связи. При этом становитсявозможной связь между выходной шиной группы каналов через коммутатор 4 с третьим входом последующего блока 1 связи, а также связь между третьим выходом предыдущего блока 1 связи через коммутатор 3 со входной шинойгруппы каналов. После окончания обмена процессор, управляющий обменом, переводит блоки 1 связи в исходное состояние, определенное в и. 1 обратном порядке.3. При выходе из строя одного иэ процессоров системы управляющая системная программа выдает команду любоу исправному процессору осуществить отключение. неисправного процессора от системы ввода-вывода. Процессор, получивший команду, производит в свя О эанном с ним блоке 1 связи переключения, описанные в п. 2, и выдает через коммутатор 4 адрес требуемой группы каналов, который анализируется дешифраторами 8 каждого из блоков 1, 15 Дешифратор 8, опознавший свой адрес, выдает сигнал, устанавливающий триггер 9, позволяя управлять установкой регистра 6 через шифратор 7 процессору, выдавшему адрес. Затем этот проО цессор выдает сигналы, которые, последовательно проходя через блоки 1 связи, устанавливают четвертый разряд и сбрасывают остальные разряды регистра 6 в выбранном блоке 1 связи. При этом процессор, связанный с выбранным блоком 1 связи, отключается от работы с каналами, и остается возможной передача информации с третьего выхода предыдушего блока 1 связи через коммутатор 4 на третий вход пос ледующего за выбранным блока 1 связи. Установление связи между группой каналов, соответствующих неисправному- процессору, с любым процессором для обмена информацией производится ана логично описанному в п. 2. После восстановления неисправного процессора он подключается к системе ввода-вывода в порядке, обратном его отключению. 40Таким образом, предлагаемое устройство по сравнению с известным имеет меньший объем оборудования при использовании в системах с переменным числом процессоров за счет исключения в известном устройстве общего для всех каналов оборудования, которое проектируется с учетом подключения максимального числа процессоров. Кроме того увеличена пропускная способность системы ввода-вывода за счет введения отдельных обменных магистралей между процессорами и принадлежащими им группами каналов ввода-вывода через сОютветствующие блоки связи, при этом обмен любого из процессоров с не принадлежащей ему группой каналов обеспечивается через одностороннюю магитраль, связывающую блоки свя эи.Формула изобретенияУстройство для сопряжения процессоров с каналами ввода-вывода содер жащее М блоков связи, каждый иэ кото:рых включает три коммутатора и дешифратор режима, о т л и ч а ю щ е ес я тем, что, с целью сокращения апваратурных затрат, в каждый блок введены триггер режима, шифратор адреса и регистр, причем первый вход и выход первого коммутатора являются соотнетственно первым входом и вторым выходом блока связи, выход второго коммутатоа является первым выходом блокаязи, .первый вход соединен со вторым входом блока связи, первыми входами шифратора адреса и третьего коммутатора и. входом дешифратора режима, выходом подключенного ко входу триггера, выходы которого соединены соответственно со вторым и третьим входами шифратора адреса, выходом подключенного ко входу регистра, выходы которого соединены соответственно со вторыми входами коммутаторов, третьи выходы которых подключены к третьему входу блока связи и четвертому входу шифратора адреса, четвертый вход и выход третьего коммутатора соединены соответственно с первым входом и третьим выходом блока связи, первые и вторые входы и выходы которого являются соответствующими входами и выходами устройства, третий выход 1 -го блока связи соединен с третьим входом с 1 + 1-го блока связи, третий выход М-го блока связи соединен с третьим входом первого блока связи / = 1, М/.Источники информации,принятые во внимание при экспертизе1. Вопросы радиоэлектроники, сер.ЭВТ, вып. 1, 1973.2, Авторское свидетельство СССРпо заявке В 2688967/18-24,кл. 606 С 3/04, 21.11.28 (прототип)..Парасюн Техред Н.Ковалева орректор Ю.Макарен акт Подписно ка илиал ППП "Патент", г. Ужгород, ул. Проектная 9041/50 Тираж 751 ВНИИПИ Государственного комитпо делам изобретений и откр 113035, Москва, Ж. Раушска а СССРийнаб.,