Многоуровневое устройство для коммутации процессоров в многопроцессорной вычислительной системе

аю ПО СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 6 Г 15/1 б 1Н063/04 ТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДБГЕЛЬСТВ(71)Ордена Ленина институт кибернетики АН Украинской ССР(56)1, Авторское свидетельство СССР В 849893, кл. 6 06 Г 15/16, 1979.2. Авторское свидетельство СССР по заявке В 2052404/24,кл.б 06 Г 15/16, 1974 (прототип).(54)(57)йМНОГОУРОВНЕВОЕ УСТРОЙСТВО ДЛЯ КОММУТАЦИИ ПРОЦЕССОРОВ В МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее на каждом уровне группымодулей коммутации, причем модули коммутации каждой группы более низкого уровня соединены через шину связи с соответствующим модулем ком- мутации более высокого уровня, каждый модуль коммутации нижнего уровня соединен шинами.связи с процес. сорами, о т л и ч а ю щ е е с я тем, что, с целью повышения коэффициен,та использования оборудования, на каждом уровне, начиная со второго, в него введены дополнительные модули коммутации, объединенные на каждом уровне с основными модулями коммутации в дополнительные группы,. причем выходы основных модулей коммутации из попарно различных групп более низкого уровня и дополнительных модулей коммутации этого же уровня соединены через шину связи с соответствуецим. .дополнительным модулем коммутации более высокого уровня, а каждый дополнительный модуль коммутации нижнего уровня соединен шинами связи.с процессорами, причем каждый дополнительный модуль коммутации содержит блок связи, память адресов свободных модулей коммутации и процессоров, блок управления, память занятости модулей коммутации и процессоров,буФерную память, причем группа входов и выходов блока связи соединена с шинами связи с дополнительными модулями коммутации более низкого и более высокого уровня, первые четыре выхода блока связи соединены соответственно с первым входом памяти адресов свободных модулей коммутации и процессоров и с первого по третий входами памяти занятости модулей коммутации и процессоров, с четвертого по седьмой входы и первый, второй выходю которого соеди" иены соответственно с первого по четвертый выходами и пеовым, вторым вхо- дами блока управления, с.пятого по седьмой выходы которого соединеныО со вторвго по четвертый входами памяти адресов свободных модулей коыаутации и процессоров, пятый вход и первый, второй выходы которого соединены соответственно с третьим выходок памяти занятости, модулей ком- Я мутации и процессоров и первым, вторым входами блока связи третий, четвертый и пятый входы которого сое динены соответственно с восьмым, девятым и десятым выходами блока уп" равления, с третьего по пятый входы и одиннадцатый выход которого соединены соответственно с пятого по седьмой выходами блока связи и с первым входом буФерной памяти, второй вход и выход которой соединены соответ-, . .ственно с восьмым выходом и шестым входом блока связи,2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок связй содержит входной коммутатор команды, входной коммутатор слова, входной коммутатор управления, регистр команды, регистр слова, усилитель, выходной коммутатор команды, выход" ной коммутатор слова, выходной коммутатор управления, причем входы входных и выходы выходных коммутаг1013937 оставитель И.ехред И. Коштур зо Корректор Е. Роык Егорова ед Тираж ВНИИПИ Государс по делам иэоб 113035, Иосква, ЖЭакаэ 3018/57 704венного комитететений и открыт35, Раушская на исиое 4/5 илиал ППП "Патентф, г. Ужгород, ул. Проектная,1013937 ров команды, слова и управления образуют группу входов и группу выходов блока, выход входного коммутатора команды соединен с первым входом регистра команды, второй вход и с первого по шестой выходы которого являются соответственно пятым входом, пятым, шестым, четвертым, первым, вторым и третьим выходами блока, седьмой выход регистра команды соединен с первым входом выходного коммутатора команды, выход входного коммутатора слова соединен со входом регистра слова, выход которого является восьмым выходом блока, выход. входного коммутатора управления соединен со входом усилителя, выход которого является седьмым выходом блока, первый вход выходного комму-татора слова, первый и четвертый входы выходного коммутатора управления являются соответственно шестым, четвертым и третьим входамиблока, вторые и третьи входы вы - ходных коммутаторов команды, слова и управления объединены и являются соответственно вторым и первым входами блока.3. Устройство по п, 1, о т л ич а ю щ е е с я тем, что, блок управления содержит три усилителя, пять элементов И,шесть элементов ИЛЙ, . семь элементов задержки, регистр кода операции, причем первые входы первого, второго элементов И и входы первого и второго усилителей, вторые входы первого и второго элементов И, а также вход третьего усилителя являются соответственно третьим, четвертым и пятым входами блока, выход .первого элемента И соединен со входом первого элемента задержки и первым входом первого элемента ИЛИ, выход которого соединен со входом регистра кода операций, выход первого элемента задержки соединен с первым входом второго элемента ИЛИ и входом третьего элемента задержки, выход ко 1Йзобретение отйоснтся к вычислительной технике к может быть использовано при построении многопроцессорных вычислительных систем,Известно многоуровневое устройство 5для коммутации процессоров в многопроцессорной вычислительной системе,содержащее на каждом уровне группымодулей коммутации и анализаторовпроцессов вычислений, причем каж Одый модуль коммутации каждого уровняиерархии через соответствующий анаторого соединен с первым входом третьего элемента ИЛИ, выход второгоэлемента И соединен со вторым входомпервого элемента ИЛИ и входом второго элемента задержки, выход которогосоединен со вторым входом второгоэлемента ИЛИ и входом четвертого элемента задержки, выходом соединенногосо вторым входом третьего элементаИЛИ, выходы первого элемента задержки,второго и третьего элементов ИЛИ, атакже регистра кода операций являются, соответственно вторым, первым,четвертым и третьим выходами блока,выход первого усилителя соединен спервым входом пятого элемента И, выход второго усилителя соединен спервыми входами третьего и четвертого элементов И, второй вход третьегоэлемента И и второй вход пятого элемента И, а также второй вход четвертого элемента И являются соответственно первым и вторым входами блока,выход третьего элемента И соединенс первыми входами четвертого и пятогоэлементов ИЛИ, выход четвертого элемента И соединен со входом пятого элемента И, выходом соединенного с первымвходом шестого элемента ИЛИ, выходпятого элемента И соединен со вторымвходом четвертого элемента ИЛИ, выход третьего усилителя соединен совходом шестого элемента задержки,выход которого подключен ко второмувходу шестого элемента ИЛИ и входуседьмого элемента задержки, выходомсоединенного с третьим входом четвертого и вторым входом пятого элементов ИЛИ, выходЫ четвертого элементаИ, четвертого .и шестого элементовИЛИ являются соответственно пятым,шестым и седьмым выходами блока, выходы пятого элемента задержки, пятогоэлемента ИЛИ и пятого элемента И являются соответственно десятым, девятым и восьмым выходами блока, выходшестого элемента задержки являетсяодиннадцатым выходом блока. 2лизатор процессов вычислений соединен с модулем коммутации более высокого уровня С 13.Недостатками известного устройства являются низкая, гибкость системы и степень распараллеливания вычислительного процесса, приводящие к неэффективному использованию оборудования системы и снижению ее производительности.Наиболее близким по техническому решению к предлагаемому являетсямногоуровневое устройство для коммутации процессов в многопроцессорнойвычислительной системе, содержащеена каждом уровне модули коммутации,объединенные в группы, модули комму- .тации каждой группы более низкогоуровня соединены через шины связис соответствующим модулем коммутацииболее высокого уровня 2 ,Недостатками такого устройстваявляются повышенные требования к ско. 10ростям информационных обменов с ростом уровня, а также низкая степеньраспараллеливания вычислительногопроцесса, приводящие к уменьшениюкоэффициента использования оборудо.вания и, как следствие этого, к снижению производительности системы,Целью изобретения является повышение коэффициента использования оборудования многопроцессорных систем. Эта цель достигается тем, что в многоуровневом устройстве для коммутации процессоров многопроцессорной системы, содержащем на каждом уровне группы модулей коммутации, причем модули коммутации каждой груп пы более низкого уровня соединены через шину связи с соответствующим модулем коммутации более высокого уровня, на каждом уровне, начиная со второго, введены дополнительные модули коммутации, объединенные на .каждом уровне с основными модулями в дополнительные группы, причем выходы основных модулей коммутации из по; З 5 парно различных групп более низкого уровня и дополнительных модулей коммутации этого же уровня соединены через шину связи с соответствующим дополнительным модулем коммутации 40 более высокого уровня, а каждый дополнительный модуль коммутации нижнего уровня соединен шинами связи с процессорами, причем каждый дополнительный модуль коммутации содер жит блок связи, память адресов свободных модулей коммутации и процессоров, блок управления, память занятости модулей коммутации и процессоров, буферную память, причем группа входов и выходов блока связи соединена с шинами связи с дополнительными модулями коммутации более низкого и более высокого уровня, первые четыре выхода блока связи соединены соответственно с первым входом памяти адресов свободных модулей коммутации и процессоров и с первого по третий входы памяти занятости модулей коммутации и процессоров, с четвертого по седьмой входы и первый,60 второй .выходы которого соединены соответственно с первогопо четвертый выходами и первым, вторым входами блока управления, с пятого по. седьмой выходы которого соединены с 65 вторым - четвертым входами памяти адресов свободных модулей коммутациии процессоров, пятый вход и первый,второй выходы которого соединены соответственно с третьим выходом памятизанятости модулей коммутации и процессоров и первым, вторым входамисвязи, третий, четвертый и пятый входы которого соединены соответственнос восьмым, девятым и десятым выходами блока управления, с третьегопо пятый входы и одиннадцатый выходкоторого соединены соответственно спятого по седьмой выходами блокасвязии с первым входом буфернойпамяти, второй вход и выход которойсоединены соответственно с восьмымвыходом и шестым входом блока связи,Блок связи содержит коммутаторкоманды, входной коммутатор слова,входной коммутатор управления, регистр команды, регистр слова, усилитель, выходной коммутатор команды,выходной коммутатор слова, выходнойкоммутатор управления, причем входывходных и выходы выходных коммутаторов команды, слова и управления образуют группу входов и группу выходов блока, выход входного коммутатора команды соединен с первым входомрегистра команды, второй вход и спервого по шестой выходы которогоявляются соответственно пятым входом, пятым, шестым, четвертым, первым, вторым и третьим выходами блока,а седьмой выход регистра команды соединен с первым входом выходного ком"мутатора команды, выход входного коммутатора слова соединен со входомрегистра слова, выход которого является восьмым выходам блока, выходвходного коммутатора управления соединен со входом усилителя, выход которого является седьмым выходом бло"ка, первый вход выходного коммутатора слова, первый и четвертый входывыходного коммутатора управления являются соответственно шестым, четвер"тым и третьим входами блока, вторыеи третьи входы выходных коммутаторовкоманды, слова и управления объединены и являются соответственно вторыаи первым входами блока,Блок управления содержит три усилителя, пять элементов И, шесть элементов ИЛИ, семь элементов задержки, регистр кода операции, причем пер- вые входы первого, второго элементов И и входы первого и второго усилителей, вторые входы первого и второго элементов И, а также вход третьего усилителя являются соответственно третьим, четвертым и пятым входами блока, выход первого элемента И соединен со входом первого элемента за- держки и первым входом первого элемента ИЛИ, выход которого соединенсо входом регистра кода операций, выход первого элемента задержки соединен с первым входом второго элементаИЛИ и входом. третьего элемента задержки, выход кторого соединен с первымвходом третьего элемента ИЛИ, выход 5второгоэлемента И соединен со вто-.рым входом первого элемента ИЛИ ивходом второго элемента задержки,выход которого соединен со вторымвходом второго элемента ИЛИ и входом Очетвертого элемента задержки, выходом. соединенного со вторым входомтретьего элемента ИЛИ, выходы первого элемента задержки, второго итретьего элементов ИЛИ, а также регистра кода операций являются соответственно вторым, первым, четвертым и третьим выходами блока, выходпервого усилителя соединен с первымвходом пятого элемента И, выход второго усилителя соединен с первымивходами третьего и четвертого элементов И, второй вход третьего элемента И и второй вход пятого элемента И, а также второй вход четвертогоэлемента И являются соответственнопервым и вторым входами блока, выход третьего элемента И соединен спервыми входами четвертого и пятогоэлементов ИЛИ, выход четвертого элемента И соединен со входом пятогоэлемента И, выходом соединенного спервым входом шестого элемента ИЛИ,выход пятого элемента И соединен совторым входом четвертого элементаИЛИ, выход третьего усилителя соединен со входом шестого элемента задержки, выход которого подключен ко вто"рому входу шестого элемента ИЛИ ивходу седьмого элемента задержки,выходом соединенного с третьим входом четвертого и вторым входом пятого элемента ИЛИ, выходы четвертого элемента И, четвертого и шестогоэлементов ИЛИ являются соответственно пятым, шестым и седьмым выходами блока, выходы пятого элемента задержки, пятого элемента ИЛИ и пятогоэлемента И являются соответственнодесятым, девятым и восьмым выходамиблока, выход шестого элемента задержки является одиннадцатым выходомблока,На фиг. 1 приведена структурнаясхема предлагаемого многоуровневогоустройства для коммутации процессоровв многопроцессорной вычислительнойсистеме; на фиг, 2 - структурная схема модуля коммутации; на фиг. 3 и 4 "соответственно структурная схемаблока связи и функциональная схемаустройства управления такого модуля 60 Многоуровневое устройство для коммутации процессоров фиг, 1) содер-, жит процессоры 1, модули 2 коммутации, группы 3 модулей коммутации, 65 дополнительные группы 4 модулей коммутации, шины 5 связи, соединяющиемежду собой модуль коммутации и процессор, либо два модуля коммутации,принадлежащие одной группе основныхили дополнительных модулей, либо модули, принадлежащие различным уровням,Модуль коммутации (фиг, 2 ) содержит блок 6 связи, память 7 занятости модулей коммутации и процессоров, паыять 8 адресов свободных модулей коммутации и процессоров, буферную память 9, блок 10 управления, шину 11, соединяющую первый выход памяти адресов свободных модулей коммутации и процессоров с первым входом блока связи, шину 12, соединяющую первый выход блока связи с первым входом памяти адресов свободных модулей коммутации и процессоров, шины 13, 14 и 15, соединяющие второй, третий,четвертый выходы блока связи с первым,вторым, третьим входами памяти занятости модулей коммутации и процессоров соответственно, шины 16-19, соединяющие выходы блока управления спервого по четвертый со входами памяти занятости модулей коммутации ипроцессоров с четвертого по седьмойсоответственно, шины 20 и 21, соединяющие первый и второй выходы памяти занятости модулей коммутации ипроцессоров соответственно с первыми вторым входами блока управления,шину 22, соединяющую третий выходпамяти занятости модулей коммутации и процессоров с пятым входом памяти адресов свободных модулей коммутации и процессоров, шины 22-25,соединяющие выходы блока управленияс пятого по седьмой со входами памяти адресов свободных модулей коммутации и процессоров со второго почетвертый соответственно, шину 26,соединяющую одиннадцатый выход блокауправления с первым входом буфернойпамяти, шину 27, соединяющую, восьмой выход блока связи со вторым входом буферной памяти, шину 28, соединяющую выход буферной памяти с шестымвходом. блока памяти, шину 29, соединяющую второй выход памяти адресовсвободных модулей коммутации и процессоров со вторым входом блока связи, шину 30, соединяющую восьмой выход блока управленйя с третьим входомблока связи, шины 31-35, соединяющиеседьмой, шестой, пятый выходы и четвертый, пятый входы блока связи спятым, четвертым, третьим входамии девятым, десятым выходами блокауправления соответственно,Блок связи фиг, 3) содержит входные коммутаторы: 36 - команды, 37слова, 38 - управления, регистры39 - команды и 40 - слова, усилитель41, выходные коммутаторы; 42 - команды, 43 - слова, 44 - управления, шину 45, соединяющую выход входногокоммутатора команды с первым входомрегистра команды, шину 46, соединяющую выход входного коммутатора словасо входом регистра слова, шину 47,соединяющую выход входного коммута-.тора управления со входом усилителя,шину 48, соединяющую седьмой выходрегистра команды с первым входом выходного коммутатора команды, шины49-51, соединяющие выходы процессоров модулей коммутации ), подключенных ко входу данного модуля коммутации, соответственно со входами входных коммутаторов слова, команды, уп-:равления, шины 52-54, соединяющиевходы процессоров (модулей коммутации), подключенных к данному модулю коммутации, соответственно с выхо дами выходных коммутаторов команды,слова, управления,Блок управления фиг, 4 ) содержит однотипные усилители 55-57, элементы И 58-62, регистр 63 кода операции, элементы ИЛИ 64-69,элементы 70-76 задержки, шину 77, соединяющую выход усилителя 52 с первым входом элемента 62 И, шины 78-79, соединяющие выход элемента И 58 со входом элемента 70 задержки и с первым входом элемента ИЛИ 64 соответственно, шины 80-.81, соединяющие выход элемента 70 задержки соответственно со входом элемента 72 задержки и 35 первым входом элемента ИЛИ 65, шины 82 и 83, соединяющие выход элемента И 59 со вторым входом элемента ИЛИ 64 и входом элемента 71 задержки соответственно, шины 84 и 85, соединя ющие выход элемента 71 задержки со входом элемента 73,задержки и вторым входом элемента ИЛИ 65, шину 86, соединяющую выход элемента ИЛИ 64 со входом регистра 63 кода опера ции, шину 87, соединяющую выход элемента 72 задержки с первым входом элемента ИЛИ 66, шину 88, соединяющую выходы элемента,73 задержки со вторым входом элемента ИЛИ 66, шину 89, соединяющую выход элемента И 62, со входом элемента ИЛИ 67, шины 90- - 91, соединяющие выход усилителя 56 с первыми входами элементов,61 и 60 соответственно, шины 92 и 93, соединяющие выход элемента И 60 соответ ственно с первым входом элемента ИЛИ 67 и первым входом элемента ИЛИ 68, шину 94, соединяющую выход элемента И 61 со входом элемента 74 задержки, шину 95, соединяющую выход 60 элемента 74 задержки с первым входом элемента ИЛИ 69, шины 96 и 97, соединяющие выход элемента 77 задержки соответственно со вторым входом элемента ИЛИ 69 и входом эле мента 76 задержки, шины 98 и 99, сое"диняющие выход элемента.76 задержкис третьим и вторым входами элементовИЛИ 67 и 68 соответственно,Работа предлагаемого многоуровневого устройства для коммутациипроцессоров в многопроцессорной вы-числительной системе состоит в обеспечении взаимодействия процессоровпри решении одной задачи допускающей распараллеливание процесса вычислений ) либо некоторого множествазадач, Взаимодействие реализуетсяпод действием специальной операционной системы, В.результате.ее работыпроцессоры, входящие в состав системы, объединяютсяв группы, структуры которых отвечают структуре данных и операторов класса решаемыхзадач. Системные средства организации динамических связей процессоровсистемы содержатся в модулях коммутации и процессорах,Работа модуля коммутации состоитв следующем. На модуль коммутации отсвязанных с ним процессоров поступают команды. Эти команды могут бытьдвух типов: содержащие информациюоб их свободе либо о запросе на связь,Команды состоят из четырех полей:А, Б, С," О, где й - поле кода команды; В - поле признака свободы процессоров данного типа; С - поле адреса процессора; О -поле управляющей информации. При поступлении команды, содержащей информацию о свободе, содержимое полей команды А и О с.выхода блока 6 связи по шинам 33 и 32 связи поступает иа блок 10 управления и инициирует его работу, Одновременно с . этим содержимое полей В и С пошинам 13 и 15 связи поступает на память 7 занятости модулей коммутации и процессоров и, кроме того, содержимое поля С передается еще по каналу 12 в память 8 адресов свободных модулей коммутации и процессоров. Под Действием управляющих сигналов, поступающих на память 7 из блока 10 управления по шинам 16-19 связи в памяти 7 запоминается содержимое полей В и С команды, После окончания записи в памяти 7 содержимого полей В и С выполняемой команды из памяти 7 в блок 10 управления по шине 20 связи поступает соответствующий сигнал, В ответ на этот сигнал из блока 10 управления по шине 24 связи на память 8 поступает управляющий сигнал, под действием которого адрес процессора, предоставившего информацию о свободе, по шине 11 связи поступает в блок б связи. Одновремен" ,но с этим блок 10 управления выдает, по шине 30 сигнал об окончании выполнения принятой команды. Этот сигенал через блок связи передается поадресу, хранящемуся в памяти 8, напроцессор, представивший информацию о свободе, На этом выполнениеданной команды заканчивается,При поступлении команды, содержащей информацию о запросе на связь,так же, как и при поступлении команды, содержащей информацию о свободе, содержимое полей А и О команды с выхода блока б связи по шинам 1033 и 32 связи поступает на блок 10управления и инициирует его работу,а содержимое поля С вадрес процессора по шине 12 связи - из блокаб поступает в память 8, Однако, в 15отличие от реализации команды о свободе, при реализации команды о запросе на связь на память 7 передаетсятолько содержимое поля В - признаксвободы процессора, Это содержимоепередается по.шине 14 связи. В соответствии с содержимым поля В в памяти 7 осуществляется ассоциативныйпоиск адресов свободных процессоровтребуемого типа, Поиск адресов выполняется под действием управляющихсигналов, поступающих из блока 10по шинам 16-18 связи,Если в памяти 7 занятости модулей коммутации и процессоров адрессвободного процессора найден, тоэтот адрес из памяти 7 по шине 22передается в память 8 адресов свободных модулей коммутации и процессоров, Из этой же памяти 7 пошине 10 связи в блок 10 управления З 5передается сигнал об окончании ассоциативного поиска, Под действиемэтого сигнала в блоке 10 управлениявырабатываются сигналы, управляющиеобменом информацией между процессором, пославшим запрос на связь, исвободным процессором, адрес которого передан в память 8,Обмен выполняется следующим образом,Из блока 10 управления по шине24 связи на память 8 поступает управляющий сигнал, под действием которого адрес процессора, выставившегозапрос на связь, поступает в блоксвязи по шине 11 связи. Из этого жеблока 10 по шине 34 связи черезблок б связи на процессор, выставив,ший запрос на связь, поступает сигнал,. управляющий считыванием информации из этого процессора, Считанная информация через блок б шине 27связи передается в буферную память9, Одновременно с поступлением информации в буферную память 9 через блоК 606 по шине 31 связи на блок 10 управления поступает управляющий сигнал,Под действием этого сигнала с задержко и на время необходимое для приняl9тия информации в буФерную память в блоке 10 управления формируетсяуправляющий сигнал, поступающий пошине 25 связи на память 8 и обеспечивающий передачу адреса свободногопроцессора по шине 29 связи иэ памяти 8 в блок б связи, По окончаниипередачи адреса свободного процессора в блок б в блоке 10 Формируетсяуправляющий сигнал, обеспечивающийпередачу первого слова и информации,записанной в буферной памяти 9, черезблок б в свободный функциональныйпроцессор, Этот управляющий сигнализ блока 10 поступает на буфернуюпамять 9 по шине 26 связи, а информация в блок 6 и далее - в свободныйпроцессор - передается из буфернойпамяти 9 по шине 28 связи. Через временной интервал, необходимый дляпринятия в свободный процессор первого слова, блок 10 управления выдаетуправляющие сигналы, инициирующие считывание последующих слов информациииз процессора, выставившего запросна связь, в выбранный свободный процессор,Признаком окончания обмена, а следовательно, и команды в целом в случае удовлетворения запроса являетсяотсутствие управляющего сигнала вшине 31 связи, В случае, когда обмен не закончен, сигнал в шине 31присутствует всегда: именно этотсигнал и инициирует дальнейшую работу 10 для выполнения требуемыхциклов обмена,Если же запрос не удовлетворен,т.е, в памяти 7 не найден адрес свободного процессора, то соответствующий сигнал поступает из памяти 7в блок 10 по шине 21 связи, В ответна этот сигнал блок 10 выдает управляющий сигнал, который по шине 23связи поступает в память 8 и формирует в этой памяти адрес модуля.коммутации более высокого уровня иерархии, Далее через временной интервал,необходимый для установления кодаадреса в памяти 8, в блоке 10 управления формируется управляющий сигнал,обеспечивающий передачу адреса модуля коммутации более высокого уровняиерархий, хранящегося в памяти 8, вблок б, Этот управляющий сигнал передается .по шине 25 связи, а информация об адресе передается из памяти8 в блок б по шине 29 связи,Под действием управляющего сигнала, поступающего иэ блока 10 наблок 6 по шине 35 связи, команда озапросе на связь передается в модуль коммутации более высокого уровня иерархии,Процесс выполнения команды запроса на связь с модулем коммутации более высокого уровня иерархии аналогичен уже рассмотренному процессчвыполнения команды запроса на связьс модулем коммутации данного уровняиерархии, В случае окончательногоотрицательного ответа модуль коммутации последнего уровня иерархиивырабатывает отрицательный ответ,который передается запрашивающемумодулю,Блок 10 связи работает следующим образом,Команды от процессоров по шине49 связи через коммутатор 36 и далеепо шине 45 связи - поступают в регистр 39 команды ихранятся в этомрегистре в течение всего временивыполнения команды, Поля А и 0 команды по каналам 33 и 32 соответственно поступают в блок 10 управления. Поле В команды по каналу 14постунают на память 7, Поля В и С пошинам 13 и 15 связи соответственнопоступают на память 7, а поле С. -по шине 12 связи поступает еще напамять 8. Инициируется работа блокауправления по выполнению команды,При выполнении команды, содержащей информацию о свободе процессораопределенного типа, после окончанияработы памяти 7 коммутатор 44 управляющей информации производит коммутацию управляющего сигнала, поступающего из блока 10 управления пошине 30 связи в процессор, предста-.вивший информацию о свободе. Адресэтого Функционального процессорапоступает на коммутатор 44 из памяти8 по шине 11 связи. При выполнении команды "Запрос на связь" в.случае, если в памяти 7 модуля коммутации найден адрес свободного процессора требуемого типа, .происходит обмен информационными словами между процессором, пославшим запрос на связь, и свободным, процессором. При обмене информацией управляющий сигнал, под действием которого происходит считывание информации из процессора, выставившего запрос на связь, поступает из блока 10 управления модуля коммутации по шине 34 связи на коммутатор 44, Адрес этого процессора поступает на коммутатор 44 из памяти 8 по шине 11 связи. Сигнал, поступающий на коммутатор 44 по шине 34 связи проходит через этот коммутатор и по шине 54 связи поступает в требуемый процессор.Считываемое информационное слово из процессора по каналу 50 поступает на коммутатор 37 и далее - по каналу 46 - в регистр 40 слова, Из регистра 40 это слово по шине 27 связи передается в буферную память 9 модуля коммутации, Одновременно с поступлением информационного слова в регистр 40 из процессора на ком;мутатор 38 по шине 51 связи поступаетуправляющий сигнал, который из коммута-,тора 38 по шине 47 связи поступает наусилитель 41 и далее - по шине 31связи - в блок 10 управления,Под действием управляющего сигнала, поступающего из блока 10 в бу-.ферную память 33 по шине 26 связи,информационное слово, хранящееся вбуферной памяти 9, по шине 28 свя зи передается на коммутатор 43, скоммутатора 43 по шине 53 связив свободный процессор. Адрес этогопроцессора передается на коммутатор43 иэ памяти 8 по шине 29 связи.15 В случае, если при выполнениикоманды "Запрос на связь" адрес свободного процессора в памяти 7 данного модуля коммутации не найден,в памяти 8 этого модуля коммутации 20 Формируется адрес модуля коммутацииболее высокого уровня иерархии, Этот.адрес из памяти 8 поступает на коммутатор 42 по шине 29 связи, Под дей-ствием управляющего сигнала, поступающего из блока 10 управления пошине 35 связи, команда "Запрос насвязь", хранящаяся в регистре 39,по шине 48 связи поступает на коммутатор 42, а с выхода этого коммутатора по шине 52 связи - в модулькоммутации более высокого уровняиерархии. Блок управления фиг, 4 ) работает.следующим образом;35 По шине 33 связи с блока 6 связина элементы И 59 и 58, усилители 56и 55 поступает содержимое поля Акоманды, По шине 32 связи на элементы И 59 и 58 поступает информа ция поля О команды. При выполнениикоманды "Информация о свободе" в соответствии с кодом выполняемой команды на выоде усилителя 31 устанавливается разрешающий потенциал этой 45 команды, а управляющий сигнал проходит через элемент И 58. С выходаэтого элемента по шине 79 связи через элемент ИЛИ 64 управляющий сигналпоступает в регистр 63 и устанавливает в этом регистре код команды"Чтение по признаку", С выхода реги-.стра 63 код команды по шине 18 .связи поступает в память 7 занятостимодулей коммутации и процессоров,Через время Т элемента 70 за 1держки после поступления управляющего сигнала в регистр 63 управляющий сигнал поступает в память 7 пошине 17 связи, а также по шине 16связи ерез элемент ИЛИ 65, Времен" 60 ной интервал Т, равен времени, необходимому для Формирования кода врегистре 63, Через время Т через элемент ИЛИ 66 в память 7 поступаетсигнал по шине 19 связи начала выпол нения операции в этом блоке, Послеокончания работы памяти 7 в блок 10управления фиг. 31 поступает сигнал на элемент И 62, Так как навторой вход этого элемента поступаетразрешающий потенциал с усилителя55, то управляющий сигнал поступаетв блок 6 модуля коммутации по каналу30, а в память 8 этого модуля - черезэлемент ИЛИ 67 по шине 24 связи. Поддействием этих сигналов в процессор,предоставивший информацию о свободе, 1 Опоступает сигнал об окончании выполнения данной команды,При выполнении команды "Запрос насвязь" управляющий потенциал формируется на выходе усилителя 56, а 15управляющий сигнал проходит черезэлемент И 59, С выхода элемента ИЛИ59 по шине 82.связи через элементИЛИ 64 управляющий сигнал поступаетв регистр 62 и устанавливает в этомрегистре код команды "Чтение по признаку", Через времяэлемента 71задержки управляющий сигнал поступаетпо шине 85 связи на элемент ИЛИ 65 и,пройдя через этот элемент, в ,в память 7 по шине 16 связи, Временнойинтервал з элемента 71 задержки равен временному интервалу ь элемента70 задержки, Через время Т элемента73 задержки через элемент ИЛИ 66 впамять 7 по каналу 19 поступает сигнал начала выполнения операции в этомблоке, Временной интервал Т равенвременному интервалу Если в памяти 2 найдено слово с данным ассоциативным признаком, то в этом блоке формируется сигнал окончания его работы, который поступает )по шине 20 связи на элемент И 60 и проходит через него, так как на пер вом входе этого элемента имеется раэрешающий потенциал, формируемый на выходе усилителя 56, Под действием сигнала, сформированного на выходе элемента И 60, происходит об мен информацией между процессором, выставившем команду "Запрос на связь", и свободным процессором. Использование дополнительных модулей коммутации, обеспечивающих возможность построения новых типов групп процессоров, позволяет динамически настраивать в процессе решения задачи соответствующие групУправление обменом реализуетсяследующим образом,Под действием управляющего сигнала,сформированного на выходе элементаИ 60, в память 8 модуля коммутациипоступает управляющий сигнал по шине 24 связи с выхода элемента ИЛИ 67, 55а также в блок 6 модуля коммутациипо шине 45 связи с выхода элементаИЛИ 68, Под действием этих управляющих сигналов происходит считываниеинформационных слов из процессора, 60выставившего команду "Запрос на связь",Одновременно со считыванием информации из процессора, выставившего команду "Запрос на связь", управляющий сигнал поступает по шине связи 65 31 на усилитель 57, Через времянеобходимое для формирования кодасчитанного информационного слова вбуферной памяти 9 ( фиг. 2), на этотблок по шине 26 связи поступаетуправляющий сигнал, Управляющий сигнал поступает также в память 8 модуля коммутации с выхода элемента ИЛИ69 по шине 25 связи. Под действиемуправляющих сигналов, поступающихпо шинам 25 и 26 связи, происходитпередача информации из буферной памяти 9 модуля коммутации в свободный процессор, удовлетворяющий запрос,Через временной интервал Т , необходимый для передачи информационного слова из буферной памяти 9 всвободный процессор, управляющиесигналы с выходов элементов ИЛИ 67и 68 по шинам связи 24 и 34 соответственно снова поступают на память8 и блок 6 связи модуля коммутациидля организации нового цикла обменаинформацией между процессором, выставившим запрос на связь, и свободнымпроцессором, удовлетворяющим этотзапрос,Признаком окончания цикла обменаинформации является отсутствие управ"ляющего сигнала, проходящего из про-:цессора по шине 31 связи.Если же в памяти 7 не найдено слово, удовлетворяющее требуемому признаку опроса, то в этом блоке вырабатывается управляющий сигнал, поступающий на элемент И 61. Так какна первом входе этого элемента имеется разрешающий потенциал ( этотпотенциал поступает с выхода усилителя 56 по шине 91 связи, на выходе элемента И 61 формируется управляющий сигнал, Этот управляющий сигнал поступает по шине 23 связи в память 8 и устанавливает в этой памяти код адреса модуля коммутации более высокого уровня иерархии. Черезвремя с элемента 74 задержки управЬляющий сигнал поступает в блок 6модуля коммутации по шине 35 связи, а по каналу 25 - в память 8 этого процессора. Временной интервалнеобходим для формирования в памяти8 кода адреса модуля коммутации болеевысокого уровня иерархии,Под действием управляющих сигналов, поступающих по шине 25 связив память 8, по шине 35 связи - в блок6 данный модуль коммутации посылает1 Нкоманду "Запрос на связь в модулькоммутации более высокого уровня.пы процессоров на существенно болеесложные структуры данных и операторов, чем в известных многопроцессорных системах. Это, в свою очередь,позволяет обеспечить высокопроизводительное решение задач со сложнойструктурой информационных и управляющих воздействий, когда такие задачи допускают глобальное распараллеливание вычислительного процессав рамках одной задачи. В результате 10повышается коэффициент использования оборудования мультипроцессорныхвычислительных систем, увеличивается их производительность,В случае функциональной ориентации процессоров многопроцессорнойсистемы их предварительной настройки на преимущественную реализацию,например, функций запоминания информации, арифметико-логических 2 Опреобразовтелей и т.п. ) воэможностьпостроения новых типов групп процессоров эа счет дополнительных модулей коммутации позволяет эффективно формировать в процессе решения за дачи ресурсы соответствующего типа (памяти, операционной и т,п.), Такие ресурсы имеют вычислительную мощность, намного превосходящую мощность отдельно взятого процессора. Вместе с тем они могут иметь структуру, отвечающую структуре данных и управляющих воздействий решаемой задачи.В целом использование укаэанных ресурсов ведет к дополнительному повышению коэффициента использования оборудования системы.Применение модуля коммутации, содержащего память адресов свободных модулей коммутации и процессоров в сочетании с нелинейной памятью за- нятости модулей коммутации и процессоров, повышает функциональные возможности коммутации процессоров, .расширяет возможности распараллеливания процесса решения задач и также приводит к увеличению коэффициента использования оборудования и производительности многопроцессорных систем.