Устройство для контроля обращений процессора к памяти

ти, состоящими из накопителя 29 иблока 30 адреса.Устройство работает следующим образом,При отсутствии обращения к моду 5лям памяти (нулевой уровень на входе2 сигнала чтения) в шине 9 шифраторы устанавливают аысокий уровень напряжения, поэтому на выходе элементаИ-НЕ 12 Формируется нулевой потен-.циал, Это приводит к обнуленжо счетчика 14, Старший разряд счетчика 14поступает на вход 18 узла 8, а навход 17 поступает частота, формируемая задающим генератором 7, В результате на выходе триггера 20 (фиг.3)устанавливается высокий уровень на-пряжения, на выходе триггера 21низкий, на выходах 25 и 26 узла - 20высокий, а на выход 16 через элементИ 22 поступает тактовая частота стриггера 19, который является делителем опорной частоты. В дальнейшемиз тактовой частоты формируется серия 25сннхросигналов для работы процессора.Штатное выполнение операции обмена с памятью включает два такта. Впервом такте модулям памяти выдаетсяадрес и сигнал, определяющий вид операции - чтение или запись, во второмосуществляется прием информации. Надиаграмме (фиг.2) гоказано выполнение операции чтения памяти (операциязаписи выполняется аналогично) вдвух случаях.В первом случае (операция 1,Фиг.2) выбранный модуль памяти обладает достаточным быстродействиемдля выполнения операции обмена штатным образом. Поэтому состояние шины9 не изменяется и устройство продолжает работу по-прежнему, несмотряна то, что на выходе элемента ИЛИ 13появляется сигнал высокого уровня,старший разряд счетчика остается внулевом состоянии.Во втором случае (операция 2)выбранный модуль обладает такой длительностью цикла, что для выполнения 50операции обмена необходим один дополнительный такт. Тогда после установки адреса на входе 1 дешифратор5 Формирует на своем выходе сигнал,по которому происходит выдача из55постоянной памяти б значения кода па-,мяти, которое он хранит. На диаграммепродемонстрирована выдача значениякода И. На выходе элемента И-НЕ 12 появляется сигнал высокого уровня, снимается обнуление счетчика, одновременно сигналом с выхода элемента ИЛИ 13 производится запись значения кода из шины 9 в счетчик 14 и установка его старшего разряда,По этому сигналу перестраивается узел 83 элемент ИЛИ-НЕ 24 формирует на выходе 26 нулевой потенциал, который запрещает дальнейшую установку счетчика; элемент И-НЕ 23 пропускает на выход 25 серию импульсов, которые подсчитываются счетчиком 14; элемент И 22 с помощью триггера 20 блокирует поступление тактовой частоты на выход 16 устройства, тем самым приостанавливая работу процессора, Это состояние узел 8 сохраняет до переполнения счетчика 14.В момент переполнения старший разряд счетчика 14 устанавливается в нулевое состояние; врезультате чего элемент И-НЕ 23 блокирует поступлениечастоты на выход 25 узла 8. Далееразрешается прохождение тактовое частоты на выход 16 и с задержкой на,один такт с помощью триггера 21 снимается запрет предварительной установки счетчика 14 по выходу 26.Таким образом, в рассмотренном примере длительность операции чтения увеличилась на один такт в точном соответствии коду памяти.Устройство может быть использовано в ЦВМ последовательного типа, подобных мини-ЭВМ СМ(на фиг.4 шинаданных и магистраль управления непоказаны).В составе модулей памяти, кроме описанных ранее дешифратора 5 на который поступают старшие разряды адреса, и постоянной памяти б, показаны модули 28 памяти, на блок 30 которых поступают остальные разряды адреса. Все остальные компоненты устройства размещены в процессоре 27.Устройство полностью исключает "зависания", а неправильное обращение внутри однопроцессорной системы может быть обнаружено теми средствами контроля магистралей, которые предусмотрены внутри ЦВМ, - контроль на четкость, по Хеммингу и т,д. Появляется возможность с помощью сигнала прерывания перевести многомашинную систему в режим диагностики.Устройство для контроля обращений процессора к памяти, содержащее задающий генератор, соединенный выходом, с тактовым входом узла синхронизации, первый выход которого является тактовым выходом устройства, элемент ИЛИ, первый и второй входы которого подключены соответственно к выходам первого и второго элемен-. тов И, первые входы которых являются соответственно входами чтения и записи устройства, о т л и ч а ю - щ е е с я тем, что, с целью повышения достоверности в работе, в устройство введены счетчик, элемент 4548 6И-НЕ и группа шифраторов адреса, причем группы входов шифраторов адресаявляются группой адресов входов устройства, а группы выходов обьединеныго схеме МОНТАЖНОЕ ИЛИ и подключенык группе входов влемента И-НЕ игруппе информационных входов счетчи.ка, тактовый вход и выход которогосоединены соответственно с вторымвыходом и входом запрета узла синхронизации, третьим выходом подключенного к вторьи входам первого и второго элементов И, выход элемента ИЛИ 15 соединен с входом записи счетчика,вход сброса.и информационный входстаршего разряда которого подключенык выходу элемента И-НЕ.1594548 оставитель В.Веехред М,Дндык едакт ет Подписное ГКНТ СССР ениям и открытия кая наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, у гарина, 10 з 2831 НИИПИ Государственног 113035Тираж 571комитета по изобМосква, Ж, Ра иб Корректор А,Обручар