Патенты с меткой «оперативное»

Номер патента: 744738

Опубликовано: 30.06.1980

Автор: Горшков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...блока 14 соединены с первцм входом блока 5. Входы коммутатора11 подключены соответственно к первомувыходу дешнфратора 13 и к выходу блока 5, 31а выходы - к другим входам блока 14,выходы которого соединены со входом де.шифратора 13 и одним иэ входов коммутатора 12, другой вход которого подключенко второму выходу дешифратора 13, а вы.ход - ко второму входу блока 5,Устройство работает следущим образом,В пазах между внешними обращениямиблок 10 управления производит контрольисправности ячеек памяти блока 5, Приобнаружении неисправности в какой-либоячейке блок 10 управления определяет кратность ошибки.Если кратность ошибки меньше или равна т, где гп определяют из неравенствап 1(1 + 1 орп)и (п - количество разрядов слова, записываемого в...

Номер патента: 746722

Опубликовано: 05.07.1980

Авторы: Андреев, Лутошкин, Салакатов, Шаруненко

МПК: G11C 11/063

Метки: 25д2, запоминающее, оперативное, типа

...считывания.Выделение считанного сигнала облегча-, ется тем, что он, имеет одну полярность. Это дает возможйость свести практически 45 к нулю нестабильность и рвзбросы параметров в схеме выделения и усиления сигнала. 50На фиг. 2 а показана диаграмма разрядного тока; на фиг. 2 б - дйаграмма адресного тока; на фиг. 2 в - импульс на генераторе 7 на фиг. 2 г - выход усилителя 5 считывания. При считывании без раэру 55шения ток Эр 4 начинается в момент 4 и заканчивается в момент 1. Адресный ток считывания - от Ъч до 1 З и имеет малую длительность. 2 фНв генераторе 7 сигнал находится на пьедестале от разрядного тока. Усилитель 5 считывания выделяет и усиливает сигнал до уровня логического сигнала. Считывание беэ разрушения может происходить...

Номер патента: 752469

Опубликовано: 30.07.1980

Авторы: Скорик, Токовенко, Чаусский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...два, выходы ходам элемент Ися выходом 8 ттст 752469ройства. Вход 9 синхронизации записислужит входом устройства.Работа ОЗУ заключается в следующем.Генератор 5 импульсов выдает циклически комбинации потенциалов, например, на четырех выходах в двоично-десятичном коде (см. фиг. 2,а - г). Смена кодовой комбинации производится с частотой в десять раз большей, чем частота следования сигналов входного фазоимпульсного кода с десятичным кодированием, подаваемых на вход 9. При записи информации в накопитель 1 с регистра 4 адреса поступает сигнал и дешифратор 3 подключает входы определенной группы двоичных запоминающих элементов 2 к входу 9. Сигнал входного фазоимпульсного кода (см. фиг. 2,д) по входу 9 обеспечивает запись в двоичные запоминающие...

Номер патента: 769628

Опубликовано: 07.10.1980

Авторы: Костюк, Прокофьев, Сидоренко, Сирота, Смирнов, Таякин

МПК: G11C 11/40

Метки: запоминающее, мдп-транзисторах, оперативное

...времени 29 осуществляется обработка адреса дешифраторами 9 и 10 и формирование высоких уровней напряжения на одном из выходов дешифратора 9 строк и на одном из выходов дешифратора 10 столбцов. В интервале 31 времени блок 12 обеспечивает на своем выходе высокий уровень напряжения, которое через соответствующий адресный ключ 14 поступает на одну из словарных шин 6, вследствие чего информация из запоминающих элементов 1, находящихся в выбранной строке накопителя, поступает на соответствующие шины 5. Если емкость затвора транзистора 2 заряжена, т. е. в запоминающем элементе хранится 1, то в интервале 31 времени на соответствующую шину 5 передается высокое напряжение от источника питания Е через транзистор 2 и блок 3 адресации. В случае...

Номер патента: 771731

Опубликовано: 15.10.1980

Авторы: Леневич, Луговцов

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...в числовом тракте во время автономногоконтроля.Сигналы этих генераторов могут формироваться либо командным путем,либо после нажатия соответствующейкнопки.Сигнал вызова автономного контроля, поступающий от генератора 15(например, после подачи.на вход устройства питающих напряжений), устанавливает в нулевое состояние регистры адреса 3 и 4, счетчик 7, 10триггер 18, триггер 23 и триггер 20и в единичное состояние триггер 16.Низкий уровень сигнала с нулевоговыхода триггера 16 поступает на соответствующие входы элементов И 1214 и 27 и блокирует устройство повходным и выходным цепям от внешнихустройств-пользователей. Сигналыс парафазных выходов триггера 16поступают на первые входы элементовИ 29 и 31 и первые входы элементовИЛИ 30 и 32. При этом...

Номер патента: 701346

Опубликовано: 23.10.1980

Автор: Вербовецкий

МПК: G11C 13/04

Метки: запоминающее, оперативное, оптическое

...5 в режим пропусканиясвета. По команде с блока 18 пучоксвета блоком 2 устанавливается вположение, соответствующее адресусчитываемого микрокадра. Освещениемикрокадра осуществляется той жеоптической системой, что и при записи микрокадра. Увеличенное изображение микрокадра с помощью оптической системы 8 и снетоделительныхэлементов 9 и 10 (на элемент 9, например, блок 18 подает напряжение),проектируется в плоскость матрицы 1513 фотоприемников и по команде сблока 18 считывается ею.В режиме стирания информации работает источник 1 излучения на длине волны Хстд. При необходимости сти- ,"Ярания какой-либо страницы информации по команде с блока 18 все ячейки управляемого транспаранта 5 переводятся в режим пропускания...

Номер патента: 781975

Опубликовано: 23.11.1980

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: аварийном, выключении, запоминающее, информации, оперативное, питания, сохранением

...9 заряжается до величи-. ны этого номинала.При аварийном выключении любого (или всех) источников питания пороговый элемент 6 сравнивает каждое значение на-пряжения с выходов группы б,регулируемых делителей напряжения с величиной порога. При этом величина порога срабатывания порогового алемента 6 при помощи группы 5 регулируемых делителей на пряжения выбирается на 5-10% выше напряжения срабатывания, при котором устройство теряет работоспособность. Если напряжения на выходах группы 5 регулируемых делителей напряжения меньше по- И рога срабатывания порогового элемента 6 ЮрийОлорогто с выхода порогового элемента 6 йа вход синхронизатора 7 поступает сигнал о снижении величины на. пряжения источника (или источников) пи тания ниже...

Номер патента: 788173

Опубликовано: 15.12.1980

Авторы: Видоменко, Иванов, Рыбкин, Сидоров

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра 3, дешифратора 4, сумматора б, вентилей 6 окончания переноса, шифратора 7, блока 8 регистров и блока 9 управления, адресную шину 10, информационнуюшину 11 и шину 12 управления, Код адреса опроса из ЭВМ поступает по входнойшине 13 на счетчик 2 адреса. Младшиет = 1 одг разрядов кода адреса (здесь г -разрядность ячеек флаговой памяти) поступают со счетчика 2 адреса на дополнительный дешифратор 4.Особенность предлагаемого устройствазаключается в том, что вместо схемы коммутации и схемы сравнения, используемых визвестном устройстве для поиска информации, ближайщей к данной, введены сумматор, блок вентилей окончания переноса ишифратор. Поиск происходит не путем поразрядного опроса регистра с соответствующим увеличением или...

Номер патента: 794671

Опубликовано: 07.01.1981

Авторы: Клокоцкий, Семавин

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем, устройст-bo

...АМ 4 служит для размещения полного слова информации ячейки блока 19, а аргументная часть 18 - для запоминания адреса ячейки адресного запоминающего блока 19. В первую очередь ячейки АН 4 используются для подмены дефектных ячеек адресного запоминающего блока 19, а свободные ячейки, неиспользуемые для подмены дефектных ячеек АН 4, используются для подмены исправных ячеек адресного запоминающего блока 19. АН 4 состоит из регистров, схемы сравнения и логических элементов И, ИЛИ, НЕ.Адресный блок б предназначен для регистрации информации о наличии свободных ячеек АН 4, а также для выявления ячеек среди ячеек АН 4, подменяющих исправные ячейки оперативного накопителя 8, в котором хранится неактивная информация, т, е. информация, к которой не...

Номер патента: 809363

Опубликовано: 28.02.1981

Автор: Годлевский

МПК: G11C 11/00

Метки: запоминающее, оперативное, устрой-ctbo

...а другой вход - к выходу старших разрядов счетчика 7. Счетный входсчетчика 7 соединен с выходом перногоэлемента И 9. Выход второго элементаИ 12 соединен с другим входом перного элемента ИЛИ 8, один из входовсо вторым входом первого элементаИ 9, а другой вход - с выходом второго накопителя 10.Адресный и информационный входывторого накопителя 10 подключены соответственно к адресному входу первого накопителя 1 и к выходу триггера б, а вход Запись - к ныходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второйвход - с выходом формирователя 4 сигналов обращения.В описываемом варианте устройствапервый накопитель нынолнен на интегральных схемах ИС МОП, а второй накопитель 10 и...

Номер патента: 809402

Опубликовано: 28.02.1981

Авторы: Анучин, Гаврилов, Пелипейко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем, устрой-ctbo

...указывает на неисправныйразряд соответствующей функциональной группы. Таким образом локализуется неисправная сменная плата,а н случае, если функциональнаягруппа содержит по одной микросхеме в каждом разряде, можно указатьнеисправную микросхему памяти. С целью более полной проверки ячеек памяти описанный процесс повторяетсяс записью в память инверсных значений номеров Функциональных групп.В режиме контроля устройствоработает следующим образом,Блок б управления последовательно изменяет,состояние счетчика 2 и обеспечивает запись в ячейкеблока 1 памяти кода, поступающегос дешифратора 7 через блок 8 вентилей, мультиплексор 9 и регистр 3.Дешифратор 7 преобразует код адресаячейки в код номера функциональнойгруппы, в которой находится...

Номер патента: 826419

Опубликовано: 30.04.1981

Авторы: Колос, Липко, Шпак

МПК: G11C 11/00

Метки: запоминающее, оперативное

...2 И - ИЛИ - НЕ 17 - 21, при этом на выходе элемента НЕ 23 и на одном из з 5 входов элементов ИЛИ - НЕ 12 - 16 присутствует высокий уровень напряжения. С выходов элементов 2 И - ИЛИ - НЕ 17 - 21 высокий уровень напряжения поступает на входы разрешения выборки 27 накопителей 4 О 1 - 5 и запрещает выборку ячейки памяти,таким образом, накопители 1 - 5 находятся в режиме хранения.поступления следующего импульса первая ступень накопителей 1 - 5 находится в режиме хранения.При поступлении на вход 24 второго импульса записи на выходе элемента 2 И - ИЛИ - НЕ 17 и на входе разрешения выборки 27 накопителя 1 появляется низкий уровень, а на вход разрешения записи 28 этого же накопителя поступает постоянный низкий уровень напряжения с выхода элемента...

Номер патента: 830589

Опубликовано: 15.05.1981

Авторы: Антошкин, Борискин, Семенов, Тимашев

МПК: G11C 29/00

Метки: запоминающее, оперативное

...подключен ко входу блока управления,введены дополнительные инверторы,входы которых подключены к соответствующим выходам блока усилителей,одни входы блока контроля подключенык соответствующим выходам блокаусилителей, к выходам дополнительных инверторов и ко входам информационного регистра, управляющие входы дополнительных инверторов подключены к соответствующим выходамблока управления.На чертеже приведена структурнаясхема устройства,Устройство содержит адресный регистр 1, дешифратор 2, накопитель 3,блок 4 усилителей, инверторь 1 5, элементы НЕ 6, первые элементы И 7, вторые элементы И 8, элементы ИЛИ.9, информационный регистр 10, блок 11 контроля, блок 12 управления, адресныешины 13, управляющие шины 14 и информационные шины 15Устройство...

Номер патента: 841039

Опубликовано: 23.06.1981

Авторы: Жучков, Коростелев, Мочалов

МПК: G11C 11/06

Метки: запоминаю-щее, магнитное, оперативное

...код, к которому подклю.чена выходная обмотка накопителя 1.Блок 5 кода операций подключен к формирователю сигналов записи 9 й считыва.ния О, которые соединены с соответствующими коммутаторами разрядных цепей записи 11 и считывания 12 и счетчиком 7 разрядов. Коммутаторы 11 и 2 соединены с накопителем 1, а формирователь 9 сигна лов записи подключен к преобразователю 6многоразрядного кода в сигнал записи.Магнитно-диодные элементы 2 накопителя 1 соединены по матричной схеме и состоят из магнитного сердечника 13 с обмотками записи 14, считывания 15 и выходной 16. Обмотки записи 14 и считывания 15 через диоды 17 и 18 соединены с координатными шинами выборки элемента: адресной 9 и разрядными шинами записи 26 и считывания 2. Координатные...

Номер патента: 855739

Опубликовано: 15.08.1981

Авторы: Богомолов, Иванов, Кнышев, Скибинский, Сливицкий, Чекаловец

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...выходу устройстваПервыйвыход второго формирователя 4 импульсов соединен с четвертым входом блока 8 ан,ализа, второй выход - с пятым 40 входом блока 8 анализа и первым входом.первого элемента ИЛИ 5, а третийвыход - с первым входом второго эле-,мента ИЛИ 6. Первый вход третьегоэлемента ИЛИ 7 подключен к третьемувыходу первого формирователя 3 импУльсов, Выходы элементов ИЛИ 5,6 и7 соединены соответственно со входами блока 16 ввода-вывода информации. Вторые входы элементов ИЛИ 5,6 5 р и 7 и выход блока 8 анализа являются соответственно вторым, третьим ичетвертым входами и вторым выходомустройства. При этом блок 8 анализа выполнен содержащим первый 17 ивторой 18 триггеры, элемент И 19 исхему 20 сравнения.Выход схемы 20 сравнения подключен к...

Номер патента: 860134

Опубликовано: 30.08.1981

Авторы: Нестерук, Потапов

МПК: G11C 11/14

Метки: запоминающее, оперативное

...переходя из позиции 4 в позицию 1, вызываетиобратный сдвиг ЦМД в компрессоре и возвращает его в исходное состояние. Йпя считывания-го разряда к-го слова достаточно в момент нахождения считываемого бита в позиции 1 к, 1 -й ЯП (одновременно позиции 1 является входом к, 1 -го основного УПД) возбудить к-ую адресную шину. При этом считываемый ЦМД вместо позиции 2 ДЛ к,1 -й ЯП поступает в позицию 2 канала вывода информации из к,-й ЯП в 1 -й канал вывода информации из разрядов ОЗУ, прод вигаясь по которому в позиции 3 вызывает сдвиг ЦМД в ДЛ 1 -го компрессора, номера которых больше к, и занимает освободившуюся к+1, 1 -ю ДЛ компрессора, Результатом сдвига доменов компрессора будет появление ЦМД в позиции 4под ЭС ЦМД-го разряда ОЗУ, в...

Номер патента: 868831

Опубликовано: 30.09.1981

Автор: Тенк

МПК: G11C 11/00

Метки: запоминающее, оперативное

...соединен с соответствующей числовой шиной соответствующего столбца, а адресные входы усилителей подключены к соответствующим выходам второго дешифратора.На чертеже изображено оперативное запоминающее устройство.Устройство содержит ячейки 1 памяти; первый дешифратор 2, второй дешифратор 3, блок 4 записи, блок 5 считываний, блоки 6 управления, усилители 7; числовую шину 8, В оперативном запоминающем устройстве выходы первого 45 дешифратора 2 соединены с адресными . входамн соответствующих ячеекпамяти информационные входы-выходы кото)рых соединены с входами-выходами соот. ветствующих блоков управления 6, пер вые входы которых соединены с выходами второго дешифратора 3, вторые входы соединены с выходом блока 4 записи, а выходы " с...

Номер патента: 894798

Опубликовано: 30.12.1981

Авторы: Брянцев, Гайдуков, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...через рабочие 19 и стабилизирующие 20 магнитные сер дечники числовых.линеек накопителя 1, соеди. иены последовательно и подключены соответственно к выходам 4 и 5 накопителя 1.Блок 10 контроля может быть построенлюбым из известных методов например, приконтроле по модулю два блок 10 контролябудет фиксировать факт ошибки в нечетномчисле разрядов.Устройство работает следующим образом.Неисправность, возникшая в одном илинескольких разрядах накопителя 1 обиаружи.вается при считывании информации, причемфакт ее возникновения регистрируется блоком10 контроля, а место - элементами ЭКВИВАЛЕНТНОСТИ группы 11. При наличии управ.ляющего сигнала на выходе блока контроляпроизводится исправление всех ошибок путем 35инвертирования тех...

Номер патента: 903972

Опубликовано: 07.02.1982

Авторы: Болдырев, Верниковский, Калошкин, Левитман, Попов, Савотин, Сухопаров, Фомин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...введе-.ны элемент 11 согласования на транзисторе и дополнительный эмиттерныйповторитель 12, генератор 13 тока, ырезистор 14 и делитель напряжения изрезисторов 15 и 16. Кроме того, вкаждую строку ячеек накопителя вве 903972ден дополнительный инжекционный эле"мент 17 памяти, полностью соответствующий половинке триггерной ячейкипамяти, Элемент 17 снабжен разряднойшиной 18, подключенной к генератору 13 тока и к эмиттеру транзистораэлемента 11, согласования. Коллектортранзистора элемента 11 согласованиячерез резистор 14 выведен на положительный полюс источника питания. Наэтот же полюс выведен коллектор до-.полнительного эмиттерного повторитегня 12. База дополнительного эмиттерного повторителя 12 подключена к коллектору транзистора элемента...

Номер патента: 938317

Опубликовано: 23.06.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с содержимым регистров 1 и 3 подключит усилители 8 через коммутаторы 9. 1 к регистру 10. 1 первого выходного канала 33 устройстваТаким5 образом, считанное первое слово из накопителя 7 поступит на первый информационный выход 27. 1 устройства. 6В дополнительном выходном канале 32 адрес второго слова, поступивший на входы 29 и 30 через регистры 14 и 15 будет передан на входы первого 20. 1 и второго 20.2 элементов И, первые входы схем 21.1 и 21.2 сравнения и входы распределителя 16,На вторые входы схем 21.1 и 21.2 сравнения. с выходов регистров 1 и 3 поступят коды адреса первого слова, поданного на входы 24 и 25. При несовпадении кодов адресов первого и второго слов, на выходе хотя бы одного из элементов НЕРАВНОЗНАЧНОСТЬ 35 фиг.2)...

Номер патента: 942140

Опубликовано: 07.07.1982

Автор: Шишкин

МПК: G11C 19/04

Метки: запоминающее, оперативное

...При записи: с помощью регистра 11 и дешифратора 10 выбирается нужная группа чисел, в которую необходимо записать информацию, на входы ключей 7 приходят из блока 12 по выходу 15 и .от регистра 8 сигналы разрешения записи, а также сигналы записи по выходу 13 блока 12, Количество сигналов соответствует количеству чисел в структурной группе накопителя.В зависимости от того, что записывается 1 или 0, определяемые регистром 2 и блоком 3), разрядно-ад- ресный ток проходит или не проходит через пару входов 17 накопителя 4.5 9421Одновременно сигналы записи подают. ся и на дешифратор 5 в соответствии с кодом адреса выбранного числа,Как при записи, так и при считывании из блока 12 по выходу 16 по даются синхросигналы с частотой повторения в...

Номер патента: 943844

Опубликовано: 15.07.1982

Авторы: Автономов, Китович, Лебедь, Поспелов

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и входам 13 признака записи каждого блока 1 памяти. Младшие адресные входы 14 всех блоков 1 памяти поразрядно объединены и связаны с соответствующими выходами 15 младших разрядов регистра 4 адреса. Точно так же поразрядно объединены и старшие адресные входы 16, но подключены к младшим выходам 17 блока 3 корректировки адреса, старшие адресные выходы 18 которого соединены со входами дешифратора 2, выходы которого, в свою очередь, подключены к входам 19 выборки соответствующих блоков 1 памяти. Информационные входы 20 регистра 5 и инФормационные входы 21 элемента И 6 подключены к тем разрядам внешней числовой магистрали 9, по которым передается соответственно ад. ресная часть команды и ее код. Элемент И б имеет внешний управляющий вход...

Номер патента: 947912

Опубликовано: 30.07.1982

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...соединены с входом дешифратора 17 и одним из входов второго коммутатора 16, другой вход которого подключен ко второму выходу дешифратора 17, а выход - к второму входу адресного блока 1 памяти и к одному иэ входов схемы 18 сравнения, другой вход которой соединен с одним из выходов адресного блока 1, а выход с маркерными входами блока 9, маркерные выходы которого через элемент ИЛИ19 подключены к одному из входов блока 1. Адрес подается на вход 20 уст О ройства, записываемое. слово - на вход 21, .а считываемое - на выход 22,г В паузах между внешними обращениями .блок 14 управления производитконтроль исправности ячеек адресногоблока 17 памяти. При обнаружении неисправности в какой-либо ячейке блок14 управления определяет...

Номер патента: 959159

Опубликовано: 15.09.1982

Авторы: Агаханян, Любченко, Фирстов, Чистяков, Якобсон

МПК: G11C 11/00

Метки: запоминающее, оперативное

...передачи на выход устройс 1 ва Запроса обслуживания однобитной информации, первый 12, второй 13 к третий 14 накопители, четвертый накопитель 15, предназна" ченный. для проведения операций над массивами данных, хранящихся в накопктелях 12 и 13, первую 16 и вторую 17 группы усилителей, регистр 18 ад реса дополнительный регистр 19 адреса, предназначенный для хранения кода, определяющего номер бита информации, выводимого мультиплексором 11, регистр 20 команд, регистр 21 кода операций и блок 22 согласования уровней,. напряжений.ОЗУ может работать в режимах записи и считывания информации, а также проведения арифметических операций и операций над массивами. Возможны следующие режимы работы устройстваг запись в регистр 5 и одновременно в...

Номер патента: 959166

Опубликовано: 15.09.1982

Авторы: Гарин, Елисеев, Крупин

МПК: G11C 29/00

Метки: запоминающее, оперативное

...ко второй ячейке в едиравно количеству ячеек в любом бу- ничное состояние устанавливаются ферном 12 накопителе. Соответствую-,триггеры 39 и 40, в нулевое тригщие ячейки всех строк основного 2 гер 33. После этого наименее актив- и буферных 12 накопителей представ- ной будет четвертая ячейка, о ем. 55чем я т собой столбцы основного 2 и бу- свидетельствует наличие единичного48 ферных 12 накопителей. В ячейках бу сигнала на выходе 49 элементаферных накопителей 12 хранится часто При последующем чтении ОЗУ в режи- используемая информация, либо инфор- ме отсутствия информации в соотмация неисправных ячеек основного ф ветствующем столбце буферных наконакопителя 2. Для хранения адресов пителей 12 (фиг.1), запись адреса ячеек основного...

Номер патента: 970462

Опубликовано: 30.10.1982

Авторы: Горшков, Науман, Служеникин, Шумкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и адрес ячеек памяти, ккоторым осуществляется обращение ввыбранном блоке 1.Сигнал признака операции определяет основные операции ОЗУ, т,е. 1 За"пись или фСчитываниеф.Блок 2 организует обращение к блокам 1 согласно принятому от внешнихустройств коду адреса и признака операции,С выхода 4 блока 2 в блоки 1 поступают сигналы начального сбросаНСБР,.СТАРТ (фиг. 2) и сигнал признака операции. Выдача байтов адреса,байта слова, а также сигнала признака операции в блоки 1,осуществляетсяпо сигналу НСБР. Параллельный код адреса, поступающий с выхода 5 блока 2,подается на входы шифратора 15. Количество разрядов адреса зависит отчисла блокоВ 1 в структуре ОЗУ. Номер конкретного блока 1 набирается вшифраторе 15 с помощью элементов коммутации в двоичном...

Номер патента: 972591

Опубликовано: 07.11.1982

Авторы: Жабицкий, Котляр, Тарасенко, Токовенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...записью. Переписанная со счетчика двоично-десятичная информация воспроизводится на выходе 15 адресного регистра 1, причем изменение кода по разрядам производится синхронно с сигналами опорных меток времени.Очевидно, что выходной двоичнодесятичный код на шинах 15 однозначно соответствует входному число- импульсному коду, причем форма соответствия определяется структурой и последовательностью состоянийсчетчика 10 (на фиг.2 Ь,1,Е,е, иЗа,Ь,с,й показан код 1-2-4-8). В данном устройстве предполагается одинаковая структура счетчика 10 и генератора 7 опорного двоично-десятич ного кода (код 1-2"4-8). Сигналыопорных меток времени (фиг.2), сбрасывающие в ноль счетчик 10, формируются синхронно с нулевой кодовойкомбинацией опорного кода...

Номер патента: 978192

Опубликовано: 30.11.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...схемысравнения, число которых определяется числом сочетаний из к по два).Блок 9 содержит также элемент ИЛИ 26.Устройство работает следующим образом,На входы 224-22 к и 23 -23 каналовподаются адреса слов, подлежащих произвольной или одновременнсй обработке (считываник и/или записи), максимальное число которых при одновременной обработке равно к-числу входныхили выходных каналов устройства. Будем условно считать, что входы 22 -22 к соответствуют координате Х, а входь 1 23-23 - координате У устройства.Кроме того, будем иметь в виду следующие три свойства распределителей121-12: во-первых, при совпадении кодов адресов, поступающих на входы221 -22 и 231-23 каналов, совпадаюткоды на выходах соответствующих распределителей 12 -12,...

Номер патента: 978193

Опубликовано: 30.11.1982

Авторы: Легоньков, Никитин, Савостьянов

МПК: G11C 11/00

Метки: запоминающее, оперативное, энергонезависимое

...микросхемах памяти, адополнительный блок 2 памяти - наэлектрически перепрограммируемых полупостоянных запоминающих элементахна основе МНОП-структур,Устройство работает следуЕащим образом,Б случае снижения напряжения питания до определенной Величины блок 3управления запрещает обращение к устройству, переключает блоки 1 и 2 памяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. Послеэтого блок 3 посылает импульсы тактовна вход 15 счетчика 7 и разрешаетработу блока 9, Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующиерегистры 11. При этом выбор нужногорегистра 11 осуществляется блоком 9,а синхронизация записи - блоком 3.При появлении импульса...

Номер патента: 978197

Опубликовано: 30.11.1982

Автор: Гурьев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...ИЛИ 10на вход регистра 16, после чего навыходе, например, второго разрядарегистра 16 устанавливается разрешающий потенциал. На вьгод второгоразряда регистра 8 подается стробкрующий импульс, который поступаетна третий вход элемента И 13, соответствующего второму разряду кодаопрдса. Если значение второго разряда кода маски равно 1, топроисходит за.несение маски в соответствующий триггер 12, выдаетсячерез элемент ИЛИ 10 сигнал на входрегистра 16, к разрешающий потенциал устанавливается на выходе, например, третьего разряда регистра 16,Если значение второго разрядакода маски равно 0, то занесение маски не происходит, к на выходе второго разряда регистра 16сохраняется разрешающий потенциал,Затем на выход третьего разрядаЗ 5 регистра 8...