Оперативное запоминающее устройство с самоконтролем

Союз Советскик СОциалистических Республик(51)М. Кл.з С 11 С 29/00 Государствеииый комитет СССР по делам изооретеиий и открытий(54) ОПЕРАТИВНОЕ ЗАПОМИНАО 4 ЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ Изобретение относится к областизапоминающих устройств.Известны оперативные запоминающие устройства с самоконтролем,Одно из известных оперативныхзапоминающих устройств содержит накопитель, адресные формирователивыборки, разрядные Формирователи,усилители чтения, блок обнаруженияошибок, блоки синхронизации и задания временной диаграммы устройства, адресный счетчик, блок Формирования "тяжелого" кода, пульт управления и блок управления поразрядной записью, включающий в себя счетчик обхода адресов, дешифратор выбора разряда и разрядные схемы равнозначности 1),Недостатками этого устройстваявляются малая степень самоконтроля, низкая скорость и недостаточная точность контроля.Из известных оперативных запоминающих устройств наиболее близкимтехническим решением к данному изо-бретению является оперативное запоминаюшее устройство с самоконтролем,содержашее накопитель, регистр числа, первый регистр адреса, первыйблок ктчтроля и второй блок контро 2ля, формирователь контрольных импульсов, счетчик, первый дешифратор,первый, второй и третий блоки индикациЪ, первую группу элементов ИЛИ, перэ вую, вторую и третью группы элементов И, блок управления, первый и второй генераторы. одиночных импульсов,первый, второй, третий и четвертыйтриггеры, элемент ИЛИ, элемент И, 10 блок местного управления, причемвходы регистра числа подключены соответственно к выходу первой группы элементов ИЛИ и первому выходуформирователя контрольных импуль сов, второй выход которого соединен с первыми входами первой группы элементов ИЛИ, вторые входы которых подключены к выходам второйгруппы элементов И, выход регистра 26 числа соединен с первыми входамипервого блока индикации, накопителя и третьей группы элементсв И,выходы которых подключены к выходуустройства, первый выход первого 5 регистра адреса соединен со вторымивходами накопителя и первого блокаиндикации и первым входом счетчика, второй выход первого регистраадреса подключен к третьим входам 30 накопителя и первого блока индикации, первым входам формирователяконтрольных импульсов, второго блоков контроля и первого блока контроля, второй вход которого соединенс выходом Накопителя, первый входпервого регистра адреса. подключенк выходам первой группы элементовИ, первые входы которых соединеныс первым входом устройс:ва, второйвход которого подключен к первымвходам второй группы элементов И,выход первого гс.нератора одиночныхимпульсов соединен с первыми входами первого триггера, элемента ИЛИ,второго триггера, третьего триггера и вторыми входами счетчика и первого регистра адреса, третий входкоторого подключен к первому выходублоха управления, вход первого дешифратора соединен с выходом счетчика, а первый выход дешифратора подключен к первому входу элемента Ии ко второму вхо;у первого триггера,первый выход которого соединен совторыми входами первой, второй и третьей групп элементов И, второй выход первого триггера подключен ковходу второго блока индикации, первому входу блока управления, вторымвходом второго блока контроля и Фор мирователя контрольных импульсов,выход первого блока контроля.подключен ко второму входу третьего триг.гера и первому входу четвертоГо триггера, выход которого соединен савторым входом блока управления итретьим входом Формирователя контрольных импульсов, выход второго генератора одиночных импульсов подключенко второму входу элемента ИЛИ, выходкоторого соедииен са вторым входомчетвертого триггера, второй входвторого триггера подключен к выходуэлемнета И, второй вход которого соединен с выходом третьего триггера,выход второго триггера. подключен ковходу тгетьего блока индикации, входы блока местного управления подключены соответственно ко вторым выходам первого дешифратара, первогстриггера и блока управления, а выходблока местного уп.авления соединенсо вторым входом второго блока контроля, с третьими входами первогоблока контроля и блока управленияи четвертым входом формирователя контрольных импульсов 2),Недостатком этого устройства является снижение н-дежности и скорости контроля с увеличением числаадресов в накопителе вследствие применения многократного последовательного обхода адресов при поразрядномконтрсле накопителя.Целью настоящего изобретения является повьиаение быстродействия инадежности устройства.Поставленная, цель достигается.тем., что устройство содержит второй регистр адреса третий генератородиночных импульсов, второй дешифратар, коммутатор, вторую и третьюгруппы элементов ИЛИ и четвертуюи пятую группы элементов И, причемвходы второго регистра адреса подключены соатветственно,к выходампервого генератора одиночных .импульсов, третьего генератора одиночныхимпульсов и первой группы элементовИ, а выход второго регистра адресасоединен с четвертым входом первогоблока индикации и входам второгодешифратора, выход которого подключен к первым входам четвертой и пятой групп элементов И, выходы которых соединены соответственно с первыми входами второй и тоетьей группэлементов ИЛИ, вторые входы четвертой группы элементов И и третьейгруппы элементами 1 ЛИ подключены кЛ первому входу первого триггера, второй вход которого соединен са вторыми входами второй группы элементовИЛИ и пятой группы элементов И, выходя третьей группы элементов. ИЛИд соединеиы спервым входом каммутатора, второй вход которого подключенк выходу накопителя, а выход - ктретьим входам первой группы элементов ИЛИ, выходы второй группь:элементов ИЛИ подключены к четвертому входу накопителя.На чертеже изображена блок-схема предложенного устройства,Устройство ссдержит накопитель1, регистр числа 2, первый регистрадреса 3 и второй регистр адреса 4,выполненные в виде счетчиков, первый блок контроля 5, формировательконтрольных импульсов б, счетчик7, дешифратор 8, первый блок инди 40 кации 9, первую группу элементовИЛИ 10, третий генератор одиночных. импульсов 11, первую группу элементов И 12, блок управления 13, вторуюгруппу элементов И 14, первый генератор одиночных импульсов 15, первый триггер 1 б, второй блок индикации 17, второй триггер 18, третийблок индикации 19, третий триггер20, элемент ИЛИ 21, второй генератор одиночных импульсов 22, четвертый триггер 23, элемент И 24, блокместного управления 25, второй блокконтроля 26, третью группу элементов И 27, второй дешиФратор 28,ч твертую группу элементов И 29,55 вторую группу элементов ИЛИ 30, пятую группу элементов И 31, третьюгруппу элементов ИЛИ 32, коммутатор33, первый вход устройства 34, второй вход устройства 35 и выход усто ройства 36.Входы регистра числа 2 подключены соответственно к выходу первойгруппы элементов ИЛИ 10 и первомувыходу Формирователя контрольных имд пульсов б,вторай выход которогосоединен с первыми входами первойгруппы элементов ИЛИ 10, вторые входы которых подключены к выходам второй группы элементов И 14, выходрегистра числа 2 соединен с первыми входами первого блока индикации9 накопителя 1 и третьей группыэлементов И 27, выходы которой подключены к выходу устройства 36. Первый выход первого регистра адреса3 соединен со вторыми входами накопителя 1 и первого блока индикации9 и первым входом счетчика 7. Второй выход первого регистра адреса3 подключен к третьим входам накопителя 1 и первого блока индикации9, первым входам формирователя контрольных импульсов б, первого 5 ивторого 26 блоков.контроля, второйвход блока 5 соединен с выходом накопителя. Первый вход первого регистра. адреса 3 подключен к выходампервой группы элементов И 12, первыевходы которых соединены с первымвходом устройства 34, второй. вход35 которого подключен к первым входам второй группы элементов Ц 14,Выход первого генератора одиночныхимпульсов 15 соединен с первыми входами первого триггера 16, элементаИЛИ 21, второго 18 и третьего 20триггеров и вторыми входами счетчика 7 и первого регистра адреса 3,третий вход которого подключен к первому выходу блока управления 13.Вход первого дешифратора 8 соединенс выходом счетчика 7, первый выходдешифратора 8 подключен к первомувходу элемента И 24 и ко второмувходу первого триггера 16, первыйвыход которого соединен со вторымивходами первой 12, второй 14 и третьей 27 групп элементов И. Второйвыход первого триггера 16 подключенко входу второго блока индикации17, первому входу блока управления13, вторым входам второго блока контроля 26 и формирователя контрольных импульсов б. Выход первого блока контроля 5 подключен ко второмувходу третьего триггера 20 и первому входу четвертого триггера 23,выход которого соединен со вторым входом блока управления 13 и третьим входом формирователя контрольныхимпульсов б. Выход второго генератора одиночных импульсов 22 подключен ко второму входу элемента ИЛИ21, выход которого соединен со вторым входом четвертого триггера 23.Второй вход второго .триггера 18 подключен к выходу элемента И 24, второй вход которого соединен с выходом третьего триггера 20, а выходвторого триггера 18 подключен ковходу третьего блока индикации 19.Входы блока местного управления 25 подключены соответственно ко вторым выходам" первого дешифратора 8, пер 5 10 15 20 25 ЗО 35 45 50 55 60 65 вого триггера 16 и блока управления 13, а выход блока местного управления25 соединен со вторым входом второго блока контроля 26, с третьимивходами первого блока контроля 5 иблока управления 13 и с четвертымвходом формирователя 6, Входы второго регистра адреса 4 подключенысоответственно к выходам первого 15и третьего 11 генераторов одиночныхимпульсов и первой группы элементовИ 12, а выход - к четвертому входупервого блока индикации 9 и входамвторого дешифратора 28, Выход дешифратора 28 соединен с первыми входами четвертой 29 и пятой 31 групп эле-.ментов И, выходы которых соединенысоответственно с первыми входамивторой 30 и третьей 32 групп элементов ИЛИ. Вторые входы четвертой группы элементов И 29 и третьей группыэлементов ИЛИ 32 подключены к первому входу первого триггера 16второй вход которого соединен со вторыми входами второй группы элементовИЛИ 30 и пятой группы элементов И31, Выходы третьей группы элементовИЛИ 32 соединены с первым входом коммутатора 33, второй вход которогоподключен к выходу накопителя, авыход - к третьим входам первой группы элементов ИЛИ 10, Выходы второйгруппы элементв ИЛИ 30 подключенык четвертому входу накопителя 1,Устройство работает следующимобразом.Для автономного контроля работоспособности оперативного запоминающего устройства отводится отрезоквремени в течение которого формируется контрольный тест (тяжелыйкод), производится запись этого кода, считывание, проверка правильности считанной информации и формирование сигнала исправности (или неисправности) оперативного запоминающего устройства.Накопитель 1 состоит иэ набора отдельных модулей (например, полупроводниковых интегральных микросхем), образующих необходимое число строк и столбцов и соединенных между собой известным способом. Информационные выходы модулей, составляющих один столбец, не имеют соединения между собой.Генератор одиночных импульсов 15 служит для вызова режима автономного контроля. Сигнал вызова режима автономного контроля формируется либо после подачи на вход устройст- ва питающих напряжений, либо командным путем, либо после нажатия специальной кнопки.Генератор одиночных импульсов 22 предназначен для повторного пуска автономного контроля после его оотанова. Генератор одиночных имульсов 11 служит для построчнойлокализации ошибки в числовом тракте во время автономногоконтроля.Сигналы этих генераторов могут формироваться либо командным путем,либо после нажатия соответствующейкнопки.Сигнал вызова автономного контроля, поступающий от генератора 15(например, после подачи.на вход устройства питающих напряжений), устанавливает в нулевое состояние регистры адреса 3 и 4, счетчик 7, 10триггер 18, триггер 23 и триггер 20и в единичное состояние триггер 16.Низкий уровень сигнала с нулевоговыхода триггера 16 поступает на соответствующие входы элементов И 1214 и 27 и блокирует устройство повходным и выходным цепям от внешнихустройств-пользователей. Сигналыс парафазных выходов триггера 16поступают на первые входы элементовИ 29 и 31 и первые входы элементовИЛИ 30 и 32. При этом происходитблокировка дешифратора 28, Формирующего сигналы выбора строк, по входунакопителя 1 и разблокировка этого,дешифратора по входу коммутатЬра 33с одновременной параллельной коммутацией входных цепей выбора строк накопителя 1 и разкоммутацией входныхцепей выбора информации из строк коммутатора 33. Нулевому состоянию ЗОсчетчика 7 соответствует возбуждение первого выхода дешифратора 8,в результате чего блок. 25 формируетна своем выходе команду "Запись".Запись тяжелого кода начинается с 35первой ячейки каждой строки накопителя 1, при этом во все разряды нечетных ячеек строк записываются "0",а во все разряды четных ячеек строк"1". Регистр адреса 3 последовательно перебирает все адреса одной строки, а формирователь 6, реагируя насостояние младшего разряда регистраадреса 3, Формирует на своих выходахв требуемой последовательности сигналы установки в "Оф или "1" регистра числа,2, Тяжелый код с регистрачисла 2 записывается в накопитель1. Регистр адреса 3 переключаетсяв очередное состояние в конце каждого обращения к выбранному адресу 5 Осигналом, поступающим,на его счетный вход с блока управления 13.После обхода всех адресов однойстроки регистр адреса 3 снова оказывается в йулевом состоянии, а 55счетчик 7 переключается в очередноесостояние, которому соответствуетвозбуждение второго выхода дешифратора 8, в результате чего блок 25формирует на своем выходе команду"Чтение с записью" обратного кода.Чтение тяжелого кода, записанногопри первом обходе адресов Отрок, на-чинается с первой ячейки каждой стро-,ки накопителя 1. Информация с накопителя 1 поступает в блок контроля 65 5, который производит позарядноесравнение информации, поступившейс каждой строки, с эталонным сигналом, который формируется в блокеконтроля 5 с учетом состояния младшего разряда регистра адреса 3 ивыполняемой команды.После чтения происходит записьобратного тяжелого кода по выбранному адресу каждой строки, при этомво все разряды нечетных ячеек строкзаписываются "1 ф, а во все разряды четных ячеек строк - "0".После вторичного обхода всех адресов одной строки регистр адреса3 снова оказывается в нулевом состоянии, а счетчик 7 переключаетсяв новое состояние, которому соответствует возбужцение очередного выхода дешифратора 8, в результатечего блок 25 формирует на своем выходе команду "Чтение с записью" нулей.Чтение обратного тяжелого кода,записанного при втором обходе адресов строк,начинается с первой ячейки каждой строки накопителя 1. Приэтом информация с накопителя 1 поступает в блок контроля 5,После чтения происходит записьнулей по выбранному адресу каждойстроки, т,.е. во все разряды нечетных и четных ячеек строк записываются "0",После третьего обхода всех адресов одной строки регистр адреса 3снова оказывается в нулевом состоянии, при этом происходит полноезаполнение счетчика 7. В результатеэтого возбуждается последний выходдешифратора 8.Сигнал с последнего выхода дешифратора 8 поступает на нулевой установочный вход триггера 16 и переключает его в нулевое состояние, чтоприводит к разблокировке устройствапо входным и выходным цепям с внешними устройствами-пользователямиоперативного запоминающего устройства,Сигнал с последнего выхода дешифратора .8 поступает также на одиниз входов элемента И 24. На другойвход этого элемента подается высокийуровень сигнала с нулевого выходатриггера 20 (при отсутствии сбоя врежиме автоконтроля), в результатечего на единичный установочный входтриггера 18 поступает сигнал, который переключает триггер 18 в единичное состояние.Состояние триггера 16 и триггера18 отображается соответствующимиблоками индикации 17 и 19.Выше была рассмотрена и описана работа устройства при отсутствии обоев (ошибок) в контрольной информации,в режиме автономного контроля. В случае выхода из строя ка 771731 10кого-либо элемента числового трактанакопителя 1, ухода его параметровза допустимые пределы и при другихнеисправностях происходит искажениезаписанной в накопитель 1 контрольной информации. Ошибка обнаруживается блоком контроля 5. Сигнал ошибкипоступает на единичные установочныевходы триггеров 20 и 23 и переключает их в единичное состояние. Высокий уровень сигнала с единичного выхода триггера 23 поступает на соответствующие входы блока управления13 и формирователя б. Происходит останов автоконтроля, т.е. прекращаетсяФормирование временной диаграмыблоком управления 13 и формирователем б. При останове автономного контроля режим чтения в устройстве непрекращается, поэтому считанная инФормация сохраняется на выходе накопителя 1,Для определения истинного составаинформации, записанной в накопитель1, служит блок 2 б Для локализациинеисправной строки с помощью генератора 11 (например, путем нажатияспециальной кнопки) Формируются одиночные импульсы, которые поступаютна счетный вход регистра адреса 4.Дешифратор 28, реагируя на состояниерегистра адреса 4, Формирует на своих выходах сигналы выбора строк,которые через элементы И 31 и элементы ИЛИ 32 поступают на вход ко"утатора 33. С выхода коммутатора информация одной строки через элементыИЛИ 10 поступает в регистр числа 2.С помощью блока индикации 9 определяется неисправный адрес, неисправная строка и состав информации вчисловом тракте накопителя 1, Сравнивая состояние элементов индикации числового тракта блока 9 и элементов индикации блока 26, определяют неисправные разряды числовоготракта.После локализации неисправногоадреса, строки и разряда числовоготракта производится переход к контролю следующих адресов. Для этогос помощью генератора 22 (например,путем нажатия специальной кнопки)формируется сигнал повторного пуска автономного контроля, которыйустанавливает триггер 23 в нулевоесостояние, в результате чего блокуправления 13 и формирователь бвозобновляют формирование временной диаграьжы с момента останова, доконца режима автономного контроляили до следующего останова автокон-,троля.Если в устройстве произошЕл хотя,бы один сбой, то после окончаниярежима автономного контроля (т.е.пооле трехкратного обхода дресов)триггер 20 остается в единиЧном состоянии, в результате чего триггер 18 не переключается в единичное состояние, и блок индикации указываетналичие сбоя в устройстве.Технико-экономические преимущества описываемого устройства заключаются в значительном сокращении времени на обнаружение и локализациюнеисправностей в оперативном запомичающем устройстве с самоконтролем за счет отказа от метода поразрядого контроля при многократном последовательном обходе адресов накопителя, применяемом в прототипе,и использования метода контроля всего слова при трехкратном последовательно-параллельном обходе адресов, что, повышает быстродействие и надежность устройства.Формула изобретенияОперативное запоминающее устройство с самоконтролем, содержащее накопи,ель, регистр числа, первый регистр адреса, первый блок контроля и второй блок контроля, Формирователь контрольных импульсов, счетчик, первый дешифратор, первый, второй и третий блоки индикации, первую группу элементов ИЛИ, первую, вторую и третью группы элементов И, блок управления, первый и второйгенераторы одиночных импульсов, перзый, второй, третий и четвертый триггеры, элемент ИЛИ, элемент И, блок местного управления, причем входы регистра числа подключены соответственно.к выходу первой группы элементов ИЛИ и первому выходуформирователя контрольных импульсов,второй выход которого соединен с первыми входами первой группы элементов ИЛИ, вторые входы которых подключены к выходам второй группы элементов И, выход регистра числа соединен с первьъи входами первого блока индикации, накопителя и третьей группы элементов И, выходы которых подключены к выходу устройства, первый выход первого регистра адреса соединен со вторьвз входами накопителя и первого блока индикации и первым входом счетчика, второй выход первого регистра адреса подключен к третьим входам накопителя и первого блока индикации, первым входам формирователя контрольных импульсов, второго блока контроля и первого блока контроля, второйвход которого соединен с выходом накопителя, первый вход первого регистра адреса подключен к выхоцам первой группы элементов И, первые входы которых соединены с первым входом устройства, второй вход которого подключен к первым входам Второй группы элементов И, выходпервого генератора одиночных импульсов соединен с первыми входами первого триггера, элемента ИЛИ, второго триггера, третьего триггера ивторыми входами счетчика и первогорегистра адреса, третий вход которого подключен к первому выходу блокауправления, вход первого дешифратора соединен с выходом счетчика, апервый выход дешифратора подключен кпервому входу элемента И и ко второму входу первого триггера, первыйвыход которого соединен со вторымивходами первой, второй и третьейгрупп элементов И, второй выход первого триггера подключен ко входувторого блока индикации, первомувходу блока управления, вторым входам второго блока контроля и формирователя контрольных импульсов, выход первого блока контроля подключенко второму входу третьего триггераи первому входу четвертого триггера, выход которого соединен со вторым входом блока управления и третьим входом формирователя контрольных импульсов, выход второго генератора одиночных импульсов подключенко второму вхоцу элемента ИЛИ, выходкоторого соединен со вторым входомчетвертого триггера, второй входвторого триггера подключен к выходуэлемента И, второй вход которого соединен с выходом третьего триггера, выход второго триггера подключенко входу третьего блока индикации,входы блока местного управления подключены соответственно ко вторымвыходам первого дешифратора, первого триггера и блока управления, авыход местного управления соединенсо вторым входом второго блока контроля, с третьими входами первогоблока контроля и блока управленияи четвертым входом формирователяконтрольных импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия и надежностиустройства, оно содержит второй регистр адреса, третий генератор одиночных импульсов, второй дешифратор,коммутатор, вторую и третью группы5 элементов ИЛИ и четвертую и пятуюгруппы элементов И, причем входы второго регистра адреса подключены соответственно к выходам первого генератора одиночных импульсов, тре 10 тьего генератора одиночных импульсови первой группы элементов И, а выходвторого регистра адреса соединен счетвертым входом первого блока индикации и входом второго дешифра 15 тора, выход которого подключен кпервым входам четвертой и пятой группэлементов И, выходы которых соеди"нены соответственно с первыми входами второй и третьей групп элементовИЛИ, вторые входы четвертой группыэлементов И и третьей группы элементов ИЛИ подключены к первому входу первого триггера, второй входкоторого соединен со вторыми входами второй группы элементов ИЛИ ипятой группы элементов И, выходытретьей группы элементов ИЛИ соединены.с первым входом коммутатора,второй вход которого подключен квыходу накопителя, а выход - к треЗО тьим входам первой группы элементовИЛИ, выходы второй группы элементовИЛИ подключены к четвертому входунакопителя,35 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 329578, кл. С 11 С 29/00, 1970.2, Авторское свидетельство СССРпо заявке Р 2530307/18-24,кл, С 11 С 29/00, 1977 (прототип).771731 Составитель .В,Гордоновтор Е.Абрамова ТехредН.Ковалева Корректор Л.Ив б/64 ВНИИПИ ака дписное 303 Филиал ППП "Патент", г. Ужгород, Ул. Проектн Тираж бб 2 осударственного елам иэобретени Москва, Ж, Р омитета СССР и открытийушская наб., д, 4,5