Патенты с меткой «оперативное»

Номер патента: 1471225

Опубликовано: 07.04.1989

Авторы: Гудков, Николаев

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированное

...29 блока 28.В режиме мажоритарного резервирования (фиг.4) устройство работает следующим образом.При записи на второй вход блока 3 поступает сигнал управления режимом работы устройства единичного уровня (код двух старших разрядов адреса "00"), Единичный уровень поступает на вход 7 блока 3, на управляющие входы трех групп разрядов регистра 20, открывая их информационные входы, и на элементы И 31, включая их в работу. Элементы И 30 прекращают работу. Блок 3 вырабатывает .сигналы записи и по разрядам выхода 14 переводит в режим записи накопители 10-13. Кроме того, данные сигналы записи по разрядам входов 22 поступают на вход первого элемента 34 задержки. Блок 3 также формирует уп 5равляющий сигнал, который по выходу 19 открывает вход...

Номер патента: 1483493

Опубликовано: 30.05.1989

Авторы: Высочина, Дедикова, Копытов, Сидоренко, Солод, Хоменко

МПК: G11C 11/40

Метки: запоминающее, оперативное

...отключаются от разрядных шин накопителя 1, регистрируя перекос напряжений на разрядных шинах накопителя 1, которые могут перезаряжаться, и готовятся к следующему циклу записи- считывания, Высокий уровень сигнала, 1483493поступающий на управляющий вход усилителя записи-считывания блока 8, защелкивает усилитель записи-считывания, так как на его входах-выходах имеется перекос напряжений, и информация с входов-выходов усилителя записи-считывания поступает на выход устройства. При записи информации в устройство на выходах блока 9 фарк- руются сигналы, поступающие на входы- выходы усилителей записи-считывания блока 8. По высокому уровню сигнала на выходах элементов И 12 через открытые транзисторы блока 13 сигналыс входов-выходов усилителей...

Номер патента: 1499401

Опубликовано: 07.08.1989

Автор: Клышбаев

МПК: G11C 11/40

Метки: динамическое, запоминающее, оперативное

...41 и триггер42. По очередному отрицательному срезу сигнала системного генераторана входе 46 установится триггер 42,который открывает элемент И 44,и при 30последующих сигналах системного генератора счетчик 41 начинает перебирать адреса блока 39, на выходах которого формируются управляющие сигналы, Содержание управляющих сигналовопределяется по состоянию входов 33 и21.Выбор блока 1 осуществляется путемвозбуждения одной из шин ВАЗ 1 2 и,по крайней мере, одной из шин САБ 1. 40Выбор одной из шин ВАЯ 1,2 определяет состояние входа 49, по которомуна вход блока 39 постоянной памятипоступает сигнал младшего разряда регистра б. 45Выбор одного из выходов 20 (сигнал САБ) осуществляется посредствомдешифрации состояний входов 50-52 ивыхода триггера...

Номер патента: 1501161

Опубликовано: 15.08.1989

Авторы: Березин, Гарицын, Королев, Кузовлев, Черняк, Шальнов

МПК: G11C 11/40

Метки: запоминающее, оперативное

...под прямым смещением. Однако наличие ограничительных диодов 5 и б не позволяет достигнуть этому прямому смещению величины Ч, обеспечивая высокое быстродействие ЭП.Так как номинал резисторов 7 и 8 мал, то падение напряжения на них в режиме выборки (0,15-0,2 В) не оказывает существенного влияния на быстродействие ЭП из-за увеличения степени насьпцения открытого транзистора.При кратковременном воздействии на микросхему памяти ДФ обращение к ней запрещается, т.е. все ЭП находятся в режиме хранения. Воздействие ДФ вызывает генерацию заряда в р - ппереходах транзисторов и, следовательно, возникновение фототоков, которые отражены генераторами 15 и 16Величина этих токов может быть значительно больше величины тока хранения:ЭП (более чем в 2...

Номер патента: 1501162

Опубликовано: 15.08.1989

Авторы: Березин, Гарицын, Королев, Кузовлев, Черняк, Шальнов

МПК: G11C 11/40

Метки: запоминающее, оперативное

...под прямым смещением, Однаконаличие ограничительных диодов 5 и 6не позволяет доСтигнуть этому прямому смещению величины Ч, обеспечиваявысокое быстродействие ЭП. Так какноминал резисторов 7 и 8 мал, то падение напряжения на них в режимевыборки 0,15-0,2 В не оказывает существенного влияния на быстродействие ЭП из-за увеличения степени насыщения открытого транзистора.При кратковременном воздействиина микросхему памяти ЛФ обращениек ней запрещается, т.е. все ЭП находятся в режиме хранения. Воздействие ДФ вызывает генерацию заряда в р - п-переходах транзисторов и,следовательно, возникновение фототоков, которые отражены генераторами 15 и 16, Величина этих токов может быть значительно больше величины тока хранения ЭП более чем в 2 раза....

Номер патента: 1506483

Опубликовано: 07.09.1989

Авторы: Винниченко, Геращенко

МПК: G11C 11/42

Метки: запоминающее, оперативное, частотно-селективное

...отражение электромагнитных волн от замкнутых зеркальных поверхностей полостей 1 и 1 .Устройство работает следующим образом.При записи информации, поступающей пз внешнего устройства в блокуправления, а из блока управления вблок перестройки частоты, последнийФормирует на выходе побитовые сигналы напряжения для каждого слова, которые далее поступают на вход блокачастотно-перестраиваемого источника7 излучения. На выходе этого блокаодновременно формируются оптическиеИмпульсные сигналы фиксированных частот, количество которых равно МИ,собираемые светообъединителем 8 всуммарный оптический сигнал, которыйчерез светоделитель 9 и фокусирующиеобъекты 24 подается на входные оптические затворы 2 каждой из двухполостей накопителей 1....

Номер патента: 1520599

Опубликовано: 07.11.1989

Автор: Фролов

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...48коммутируется на контрольный выход26 устройства. При этом при чтениина выходе первого элемента И 6 образуются единичные импульсы, которыепоступают на вход 51 блока 18 кодирования и контроля для опроса схемы41 сравнения.Блок 18 кодирования и контроляосуществляет также кодирование иконтроль адресных и информационныхшин. Для кодирования по нечетностикаждая адресная шина 24 подключенана соответствующий вход блока 39свертки по модулю два, При четнойсумме единиц" на его входах на еговыходе формируется логический "0",а при нечетной сумме входных единицна его выходе образуется логическая"1", Аналогично происходит кодирование информации по шинам 25 данныхс помощью блока 40 свертки по модулюдва. Поскольку при записи информациина управляющих...

Номер патента: 1522290

Опубликовано: 15.11.1989

Авторы: Березенко, Сушко, Фастов, Эннс

МПК: G11C 29/00

Метки: декодирования, запоминающее, коррекцией, мажоритарного, оперативное, основе, ошибок

...внешнейзаписи, а в режиме внешнего считывания ограничиться только непосредственным выполнением операций считыванияи исправления ошибки. Это позволяетповысить частоту обращений к ОЗУ в,режимах считывания,Как было сказано выше, цикл внешней записи данных в ОЗУ разбивается на последовательность операций считывания, модификации и записи. Счи" танная из блоков 1 и 2 информация поступает на элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 8, и блоки 9 и 10, это позволяет восстанавливать в режиме внешнего. считывания значения выбранных битов в соответствии с уравнениями кодирующей матрицы итеративного кода, а в режиме внешней записи-значения сумм по модулю два этих величин и записываемого бита данных, поступившего на информационный вход 4 устройства. Это достигается...

Номер патента: 1522291

Опубликовано: 15.11.1989

Авторы: Григорьев, Поляков, Сушко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...преобразования данных для случаев записи в информационный разряд бита данных (напомним, что допускается наличие дефекта только в одном элементе памяти пары, в информационном нли в контрольном).По завершении преобразования считанных данных устройство переходит в режим повторной записи, Традиционным решением формирования сигнала на перезапись является использование в блоке синхронизации 18 третьего элемента задержки, задающего длительность этапа считывания. Однако в данном ОЗУ переход в режим перезаписи осуществляется автоматически, при срабатывании усилителя считывания 8 информационного разряда. Так, в отсутствие сигнала уровня "1" на управляющих входах усилителей считывания 8 и 9, иа всех их парафазных выходах поддерживаются...

Номер патента: 1531164

Опубликовано: 23.12.1989

Авторы: Брагин, Лашевский, Сегаль

МПК: G11C 11/40

Метки: запоминающее, оперативное, полупроводниковое

...в результате пробоя подзатворного диэлектрика одного из ад ресных транзисторов основного элемента 2 памяти, адресная шина всегда имеет -потенциал подложки. Это приводит к невозможности доступа в основные элементы 2 памяти по данному адресу (блокировке .строки), так как адресные транзисторы всех элементов 2 строки закрыты, хотя соответствующий выход дешифратора 1 возбужден. Если соответствующий выход дешифратора 1 возбужден, т.е. на нем сформиро 55 ван сигнал логической "1", то на входе второго элемента НЕ 4 устанавливается сигнал логического "О". Так как адресная шина строки имеет напряжение логического "О" в результате замыкания затвора одного из адресных транзисторов на подложку, то и соответствующий выход второго элемента НЕ4 также...

Номер патента: 1539843

Опубликовано: 30.01.1990

Авторы: Березенко, Сушко, Фастов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, одноразрядное, оперативное, ошибок

...ИЛИ, выходы которых подключены к входам первого элемента И, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к вы-. ходу информационного разряда основного накопителя, а выход является инфор 3 1539843и единый блок кодирования / декодирования, построенный на логических элементах 2-6 и 11-15. В целях упрощенияописания, устройства из его составаисключены адресные цепи выборки элементов памяти (ЭП) основного 1 и дополнительного 1 О накопителей,Так как предлагаемое устройствос коррекцией ошибок имеет однораэряаную организацию, то любое обращение кнему начинается со считывания данныхиз основного 1 и дополнительного 10накопителей. Если внешнее обращениек ОЗУ производится в режиме...

Номер патента: 1539844

Опубликовано: 30.01.1990

Авторы: Ашихмин, Вахтин, Кондращенко, Шелякина

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...что наличие единицы не обязательно указывает на наличие ошибки).С выхода накопителя 1 и-разрядное слово поступает на вход блока 12, который может быть представлен схемой декодера кода Хэмминга в режиме обнаружения ошибок. На выходе блока 12 в случае возникновения ошибок вырабатывается сигнал "1", Этот сигнал поступает на один из входов элементов И 14, На выходах элементов И 14 в разрядах, содержащих дефектную строку и дефект 1539844"1", которьп поступает на вход соответствующего сумматора 15 по модулюдва. В случае обнаружения ошибок навыходе соответствующего сумматора 15по модулю два появляется сигнал, .инвертированньп сигналу накопителя 1.Таким образом, на вход блока 16 поступает кодовая комбинация, содержащаяне более одной ошибки....

Номер патента: 1554030

Опубликовано: 30.03.1990

Авторы: Березин, Маринчук, Онищенко, Сушко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...во время действия импульса генератора 18, в результатечего по заднему фронту этого импульса осуществляется сдвиг "1 " в следующий разряд регистра 19.Переход к новому информационномуслову, т.е. переключение счетчика24, происходит по заднему фронту им 50пульса положительной полярности с выхода тринадцатого разряда регистра19, т.е. после формирования ошибокпоследовательно во всех разрядах сло- .ва. Переключение триггера 21 защелкив состояние 1 происходит при обнаи и 55ружении сохранения ошибки в слове навыходе схем коррекции, а это приводитк блокировке в состоянии "0" генератора 18, к формированию сигнала на выходе 17 и к прямому пропусканию (без инвертирования) сигналов блоком инверторов 11, Останов генератора тактовых имцульсов...

Номер патента: 1559379

Опубликовано: 23.04.1990

Авторы: Авраменко, Горбель, Гузь, Петренко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее, оперативное

...на четвертый вход 69дешифратира выбора информации, а нулевые сигналы с остальных разрядовэтого регистра поступают на первуюгруппу входов первого сумматора 16.После записи командного слова врегистр 11 устройство готово к работе в режиме записи информации и нахо-,дится в режиме ожидания поступленияимпульса начала кадра. По заднемуФронту этого импульса, поступающегона вход 45 начала кадра устройства,триггер 6 устанавливается в единицуи разрешает срабатывание триггера 7 25по первому с грочному импульсу, поступающему на вход 52 строчных импульсовустройства, который, в свою очередь,разрешает работу блока 21 синхронизации записи и блока 22 контроля записи единичным сигналом, поступающимна второй 94 и восьмой 128 входы блоков...

Номер патента: 1564692

Опубликовано: 15.05.1990

Авторы: Калужникова, Конов

МПК: G11C 11/00

Метки: дисплейного, запоминающее, оперативное, растрового, терминала

...содержания подготовленной информации и метода ее .формирования возможны следующие варианты: 2 О одновременная запись во все блоки 2 (заливка или очистка .экрана); блочная запись столбцов или строк матрицы блоков 2 (что соответствует вертикальной или горизонтальной линиям 25 на экране монитора); запись в один из 1блоков 2 последующим движением с шагом +1 по строкам и/или столбцам до границы матрицы (что соответствует построению линий по алгоритмам раст О ровой графики, например по алгоритму Брезенхэма построения прямых и окружностей). Кроме того, возможна произвольная запись во все блоки 2 (блочная или построчная роспись знака-сим 35 вола или мозаика),Таким образом, режим записи О/1 по входу 11 устройства определяется ЗВМ или графическим...

Номер патента: 1566414

Опубликовано: 23.05.1990

Авторы: Ашихмин, Кондращенко

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...элементы записываются нули, При этом на управляющие входы мультиплексоров 9-9 к в разрядах, не содержащих дефектных столбцов, подается сигнал логического нуля, а на управляющие входы мультиплексоров 101 - 10 к (через элементы НЕ 121 - 12 к ) сигнал логической единицы, В разрядах, содержащих дефектные столбцы, сигналы на управляющих входах первого и второго мультиплексоров принимают значения логической единицы и логического нуля соответственно. Таким образом, в разрядах, не содержащих дефектных столбцов, данные с регистра 7 через мультиплексоры 91 - 9 к подаются на дешифраторы 21 - 2 к и с регистра 8 через мультиплексоры 10 - 10 к на дешифраторы 31-Зк . В накопителях, содержащих дефектные столбцы, данные с регистра адреса строк поступают...

Номер патента: 1569901

Опубликовано: 07.06.1990

Авторы: Березин, Гарицын, Королев, Сахаров, Черняк, Шальнов

МПК: G11C 11/40

Метки: запоминающее, оперативное

...7 памяти невыбранныхстрок остаются закрытыми, а состояние35 этих элементов 7 поддерживается за счетпротекания через вторые эмиттеры элементов 12 така хранения источника 8. В режимесчитывания ток считывания пропускается вовсе разрядные шины 11 накопителя, а в ре 40 жиме записи - в одну из разрядных шин.каждого столбца накопителя 1 в зависимости от записываемой информации,Кратковременное воздействие ДФ вызывает генерацию фототоков в р-и-перехо 45 дах конструктивных элементов устройствакратковременным являетсл акое воздай т 1569901вие ДФ, которое не приводит к необратимым изменениям характеристик элементов устройства), Фототоки генераторы 29), возникающие в элементах 7 памяти, действуют так, что стремятся выравнять потенциалы коллекторов и...

Номер патента: 1573472

Опубликовано: 23.06.1990

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее, оперативное

...пару разрядныхшин 8, во вторые коллекторы транзис"торов 24 и 25 элемента 23 памяти,принадлежащего выбранной стороне матричного накопителя 1. Вытекание токаиз вторых коллекторов транзисторов24 и 25 приводит к прямому смещению 4 О соответствующих р-п-переходов, в результате чего базовые уровни транзисторов 24 и 25 транслируются насоответствующие разрядные шины 8, соэДавая на них информационную разность 45 потенциалов, в соответствии с состоянием выбранного элемента 23 памяти.Включение токов считывания во вторыеколлекторы транзисторов 24 и 25 выбранного элемента 23 памяти приводит 50к соответствующему увеличению токовбаз и первых коллекторов этих транзисторов, что несколько изменяет степеньнасыщения открытого транзистора24 или 25....

Номер патента: 1575234

Опубликовано: 30.06.1990

Авторы: Березин, Королев, Сахаров

МПК: G11C 11/40

Метки: запоминающее, оперативное

...памяти, стремятся выравнять потенциалы коллекторов и баз транзисторов 12, т,е. перевести элементы 7 памяти в неопределенное состояние. При достижении фототоками генераторов 20 значения, превышающих ток хранения элементов 7 памяти, может произойти потеря хранящейся информации, Для того, чтобы избежать этого устройство содержит блок 5, увеличивающий ток хранения элементов 7 памяти накопителя 1.Ограничительный элемент 15 выбирают таким, чтобы при величине фототока генераторов 20, недостаточной для изменения информации в элементе 7 памяти, падение напряжения на нем, создаваемое фототоком генератора 21, было меньше О (3 - падение напряжения на эмиттерном р-и-переходе открытого транзистора), т.е, фото- транзистор 14 закрыт, и ток хранения...

Номер патента: 1580442

Опубликовано: 23.07.1990

Авторы: Барабанов, Ивашинцов, Славин, Хролович

МПК: G11C 11/00

Метки: запоминающее, оперативное

...12 инАормации, на котором она Аиксируется сигналом, поступающим на вход управления этого регистра, При этом, ес" ли включен один из шинных Аормнрователей 5, 6 или 7, считанная инАормация поступает через него на один из выходов устройства 29, 30 или 31. Если при чтении обнаружена ошибка, то на выходе блока КИО 17 Аормируется сигнал ошибки, поступающий на второй вход регистра 14 ошибок где наличие этой ошибки запоминаетсяРегистр 14 ошибок служит также для Аиксации ошибок по четности в поступающем в уст" ройство адресе (как при записи так и при чтении) и.инйормации (только при записи). Для этого входы блока 9 контроля по четности подключены к выходам коммутатора 3, с которых поступают адрес и инАормация, сопровож 55 даемые контрольными...

Номер патента: 1589324

Опубликовано: 30.08.1990

Авторы: Гольдин, Кондратьев, Романовский, Цирлин

МПК: G11C 11/40

Метки: запоминающее, оперативное

...15 приводит к появлению такого же потенциала на выходе элемента 14, который, апирая транзисторы 4 и 5 элемента выборки, отсекает элемент 1 памяти от разрядных шин 20 и 2 и свидетельствует о завершении процесса записи, После этого, как и в режиме считывания, потенциалы на шинах 20 и 21 сохраняются за счет наличия инверторов 18 и 9 и связи между выходами 25 и 26 устройства и его 45 разрядными шинами 21 и 20 через транзисторы 12, 13 и 9, 10 элементов нагрузки соответственно.Если информация, поданная на входы 23и 24, противоположна ранее записанной в элемент 1 памяти, т. е, той, что поступила на БО выходы 25 и 26, то появление низкого потенциала на выходе элемента 15 не приводит к появлению такого же потенциала на выходе элемента 4....

Номер патента: 1596397

Опубликовано: 30.09.1990

Авторы: Баранов, Березин, Королев, Поплевин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием

...на входы элементов И 16 генератора 2 и разрешает прохождениеинформации с входов 8 на входы сумматоров 13 и 14 по модулю два генератора 2кода, Генератор 2 производит вычисление20 контрольных разрядов для поступивших информационных разрядов, которые записы-.ваются в блок 1 памяти по соответствующимуправляющим сигналам выборки кристаллаи разрешения записи (на чертежах не по 25 казаны) блока 1 памяти.Если на входы 7 поступил адрес слова,в котором имеется две неисправности, блок5 сравнения соответствует этому адресу.Блок 6 выдает на входы управления ре 30 жимом генератора 2 кода Хэмминга сигналы а а 1,Ьаоа 1, Ьао а 1.Генератор 2 в качестве контрольныхразрядов выдает значение разрядов Оо- Оз,что и будет записано в блок 1 памяти. При35...

Номер патента: 1597933

Опубликовано: 07.10.1990

Авторы: Беловолов, Визнер, Дианов, Есьман, Карпов, Пилипович

МПК: G11C 13/04

Метки: запоминающее, оперативное, оптическое, типа, циркуляционного

...сдвиг Г0 или ГГ в зависи.мости от информационного символа на его электрическом входе (фиг. Зг, д). Фазовый сдвиг в оптическом луче на выходе третьего модулятора 28 равен .50 55 После авода. послед она тель нос ти в волоконный светонод 1, снимается разрешающий сигнал с шины 5 управления эаписью и на второй управляющий вход блока 7 управления подается разрешающий сигнал сшины 6 управления циркуляцией, При этом второй ипформационный вход блока 7 управления соединяется с его выходом, замыкая, таким образом, контур циркуляции информационного сигналя. сумме фазовых сдвигов, вносимых вторым 27,и третьим 28 модуляторами(фиг. Зж). Второй модулятор 27 управляется информационной последовательностью, задержанной на дна символа,что...

Номер патента: 1615803

Опубликовано: 23.12.1990

Авторы: Жучков, Мягких

МПК: G11C 11/00

Метки: запоминающее, оперативное

...лишь разницей, что код младших разрядов на выходе регистра 3 состояния устанавливается таким, что на выходе коммутатора появляется сигнал 15 "Прием", а на выходе 14 блока 7 памяти присутствует сигнал "Чтение", Выборка памяти производится в этом случае сигналом 15 "Прием", поступающим на вход 13 блока 7 памяти через элемент ИЛ И 1, Переключение адреса памяти можно также производить другими сигналами 16 (в том числе и системным сигналом 17, выделяемым дешифратором 2 (адреса микропроцессорной системы), устанавливая соответствующие коды в регистре 3 состояния, Занесение и считывание информации возможно также в режиме декрементации адресного регистра, образованного счетчиамй 5 и 6. В этом случае в начале процедуры в счетчики 5 и 6 заносятся...

Номер патента: 1644224

Опубликовано: 23.04.1991

Автор: Балтрашевич

МПК: G11C 11/00

Метки: запоминающее, оперативное

...первым и вторым блоками 5 преобразования адреса, никогда не совпадают,С выходов блоков 5 преобразования адреса номера выбранных накопителей 8 по- ступа.от на соответствующие входы конвейерного регистра 16 и на входы блока 15 формирования управляющих сигналов (фиг, 3).Блок 15 формирования управляющих сигналов вырабатывает признаки "Выборка накопителя", поступающие на соответствующие входы конвейерного регистра 16, и сигналы управления адресными коммутаторами 6 и коммутаторами 7 входных данных.Таким образом, осуществляется коммутация входных адресов и данных к соответствующим входам конвейерного регистра 16. По сигналу синхронизации на конвейерном регистре 16 фиксируются номеравыбранных накопителей 8, признаки выборки накопителей 8,...

Номер патента: 1644225

Опубликовано: 23.04.1991

Авторы: Волковыский, Субботкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...данных. Схема Зб вырабатывает сигнал сброса триггера 31, после чего элемент 35 вырабатывает си, нал разрешения записи адресов и управляю.цей информации.П р и и е р 2. Выполняется чтение по адресу А 1 и запись по адресу А 2, Младшие биты адресов а 1= 1 а 2 = 0 (строка 171. Адаеса А 1 и А 2 записываются в регистры 5 и б, В триггеры 31 и 32 записываются единицы, в регистр 30 - код 01, в триггер 33 - код О. 11 э выходе 25 схемы 34 появляется комбинация 1001, в соответствии с которой выход регистра 5 подключается к адресному входу блока 2, а выход регистра б - к адресному входу блока 1. На выходах 26 и . 9 схемы 34 появляются сигналы записи блока 1 и чтения блока 2. К информационному входу блока 1 подключается через коммутатор 3 вторая...

Номер патента: 1644233

Опубликовано: 23.04.1991

Авторы: Баранов, Березин, Кузьмин, Маринчук, Поплевин, Сушко

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...накопителя и за условиями эксплуатации устройства в состав ОЗУ введен также элемент ИЛИ 15 и триггер 16. Если при считывании слова из накопителя 1 в нем схемой 5 формирования синдрома обнаружена ошибка (ненулевой код синдрома), на выходе элемента ИЛИ 15 буде сформирован сигнал логической "1", а триггер 16 переключится в состояние "1", Такое состояние триггер 16 будет сохранять до момента вывода информации о нем на выходы 11 устройства. Для этсга на вход 10 поступает сигнал высокаа уровня, переключающий мультиплексор 13 на вывод информации с выходов мультиплексора 14. Если на этапе подобной проверки на выходе элемента ИЛИ 15 установлен сигнал уровня логического "О" ,т,ее данный момент из накопителя 1 считывается слово, не содержащее...

Номер патента: 1647655

Опубликовано: 07.05.1991

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...выбирается не менее времени выборки оперативной памяти. Увеличение остальных трех тактов генератора 12 при, отработке четырехтактных операций "Чтение" или "Запись" не происходит.Стимуляция входов данных блока 1 памяти осуществляется через буферный элемент 18 и шинный формирователь 11 дешифратором 5, что соответствует тестированию блока 1 памяти по алгоритму теста "Мара" с диагональным перебором данных.Поскольку при каждом проходе адресов эталон считываемой из блока 1 памяти информации соответствует состоянию выходов дешифратора 5 в предыдущем проходе адресов, то он и формируется подачей циклически сдвинутых в сторону младших выходов дешифратора 5 на вторые входы блока 3 сравнения. Поскольку при подаче питания ячейки блока 1 памяти...

Номер патента: 1656591

Опубликовано: 15.06.1991

Авторы: Ваврук, Кузнецов, Онышко, Перепичка

МПК: G11C 11/00

Метки: запоминающее, оперативное

...1 памяти во время тестирования младшие (М-К) разрядов адреса поступают на адресные входы й блоков 1 памяти. Нэ вход группового чтения 12 подается сигнал, являющийся в данном случае обобщенным сигналом чтения, Блоки 1 памяти одновременно выставляют на своих информационных выходах данные, которые через буферные регистры 7 поступают на информационный выход 18 устройства. Информация с информационных выходов блоков 1 памяти поступает поразрядно на блоки 8 сравнения, При этом первые разряды й блоков 1 памяти поступают на первую схему 8 сравнения, вторые разряды - на вторую схему сравнения, последние М-е разряды поступают на М-ю схему сравнения. Количество блоков 8 сравнения определяется информационной разрядностью блоков 1 памяти,Если...

Номер патента: 1667155

Опубликовано: 30.07.1991

Авторы: Корнейчук, Марковский, Маслянчук, Сиала

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...регистра 24, все разряды которого, кроме и-го обнулены. Формируемым в этом случае модифицированным кодом опроса производится опрос соответствующей ячейки блока 12 памяти младших разрядов. Если в этой ячейке записана единица, то процесс стирания на этом завершается, а если нуль, то сигналами с выходов 46 и 39 блока 14 управления производится сдвиг влево соответственно регистра 28 маски младших разрядов и индексного регистра 24 с заполнением нулями освободившихся разрядов, По адресу, определяемому кодом ссылки и модифицированным кодом опроса в блоке 12 памяти записывается нуль, затем по способу, описанному выше инвертируется (и)-ый разряд регистра 3 числа и процесс исключения продолжается по способу, описанному выше, Если в процессе...