Патенты с меткой «оперативное»

Номер патента: 1203364

Опубликовано: 07.01.1986

Авторы: Подтуркин, Умблия

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, оперативное

...17 присутствует нулевойуровень, перекспочающий блок 5 навыдачу данных на выходы 16, При записи на входы 15 поступает адрес,вьбирающий требуемую ячейку памяти. На входы 16 поступает словоданных. На время установления адреса на входе 17 присутствует нулевойуровень. Слово данных с контрольнымкодом из накопителей 1 и 2 поступает на входы регистра 19. По переднему фронту импульса записи на входе 17 в регистре 19 фиксируется сло 120336410 15 20 25 30 35 40 45 50 55 во данных, хранившееся в выбраннойячейке памяти, со своим контрольнымкодом. Блок 5 по сигналу на входе17 переключается на передачу словаданных с входов 16. Сигнал записина входе 17 переключает накопители1 и 2 в режим записи. Слово данныхзаносится в выбранную ячейку накопителя 1, а...

Номер патента: 1215139

Опубликовано: 28.02.1986

Авторы: Горшков, Корнышев, Невский

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...и 15 поступает код "0". Поэтомупри появлении единичного сигналана выходе 32 блока 19 через коммутатор 18 содержимое регистров 10 и 11передается на выход 3 устронствабез изменения,производится считывание инверсногослова А и прямого слова В на регистры 10 и 11 соответственно, прием информации в которые синхроннзируется сигналом на выходе 30 блока 19. В результате считывания прямого и обратного слов А в регистре 1 О на инверсных выходах код 1" будет в том разряде, который отказал. Этот код через соответствующий из элементов И 20 упоступает на вход сумматора 16 и инвертирует искаженный . разряд слова А. Если имеется только один отказавший разряд, то на выходе элемента НЕРАВНОЗНАЧНОСТЬ 12 код "1", Этот код поступает на вход 34 блока...

Номер патента: 1229826

Опубликовано: 07.05.1986

Автор: Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...синхросигнала генератора 12 (состояние счетчика изменяется по переднему фронту синхроимпульса). В течение первых четырех тактов осуществляется операция "Чтение", в течение вторых - "Запись". Внутрь каждой четырехтактной операции вложен двухтактный сигнал РВ (обеспечивается сум- Гматором 4 по модулю два), который принимает активный уровень при неизменных остальных сигналах, поданных на блок 1 оперативной памяти (тем самым достигается корректная временная диаграмма). Проход адресного пространства осуществляется при неизменных входных данных, после чего они изменяются и начинается новый проход и т,д.Подобная последовательность операций характерна для теста "Марш" при полном переборе входных данных. Поскольку при подаче питания ячейки...

Номер патента: 1233213

Опубликовано: 23.05.1986

Автор: Кудреватых

МПК: G11C 11/00

Метки: динамическое, запоминающее, оперативное

...Средняя точка этойРС-цепи подключена, кроме тога, кколлектору ключевого транзистора 12,эмиттер которого подключен к общемупроводу, а база через ограничительный резистор 13 - к выходу элемента2 ИЛИ-НЕ 4.Б качестве элемента 2 ИПИ-НЕ 4,триггера 6, счетчика 8, генератора5 могут быть использованы логические элементы интегральных микросхем,например, 564 серии. Электронныйключ 3 легко реализуется на ключахтой же серии, например 564 КТЗ, В качестве таймера 7 может использоватьсяинтегральный таймер КР 1006 ВИ 1 илион может быть реализован с использованием дискретных элементов и компаратора напряжения, например, 52 СЛЗ.У"тройство работает следующим образом. При частоте обращения, удовлетворяющей условию регенерации, т,е. пе 25При остановке...

Номер патента: 1236551

Опубликовано: 07.06.1986

Автор: Невский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...второму адресу, поступают на входы формирователя 3 адресных сигналов для возбуждения координатных обмоток накопителя 4. В результате на соответствующих координатных обмотках накопителя 4 выбраны запоминающие элементы, и на входы усилителя 5 считывания поступает второе слово, считанное в соответствии с адресом, пришедшим на вход 4.2. Второе слово с усилителя 5 считывания поступает на первый вход второго коммутатора 6.2, а с его выхода на второй регистр .2 слова, с выхода которого второе слово, считанное из накопителя 4, поступает на второй информационный выход 15,2 устройства.Установка исходного состояния регистров 1.1 и 1.2 осуществляется в начале каждого такта.При совпадении адресов (это соответствует и исходному состоянию,...

Номер патента: 1264240

Опубликовано: 15.10.1986

Авторы: Дрозд, Лебедь, Минченко, Полин, Шабадаш

МПК: G11C 11/00

Метки: запоминающее, оперативное

...10 адрес,преобразованный соответствующимиблоками 4,.1 фво вторую четверть накопителя 10,Второй выход входного регистра подключается к входу накопителя 10данное 0 записывается в третью четверть накопителя 10 . Третий выходвходного регистра подключается квходу накопителя 10 , данное О записывается в четвертую четверть накопителя 1 Оз, Последующие четверкиданных записываются аналогично дозаполнения четверти накопителей,Далее код пары старших адресов принимает значение 01. При этом данныес нулевого выхода входного регистра записываются в первую четвертьнакопителя 10, с первого выхода -во вторую четверть накопителя 1 О 2с второго выхода - в третью четверть накопителя 10 , с третьеговыхода - в четвертую четверть накопителя 10 После...

Номер патента: 1283854

Опубликовано: 15.01.1987

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, оперативное

...от внешнего источника, а стоки транзисторов триггера12 соединены через транзистор 11, от-Окрытый сигналом по входу 10, и разряжены до напряжения, близкого к пороговому.При обращении к устройству возбуждаются одна из адресных шин 2 и один 5из входов 9. Далее в режиме считывания одна из разрядных шин 3 в каждомстолбце матрицы разряжается черезсоответствующую ячейку 1 памяти, а разрядная шина 3 блока 6 ключей разряжается через один из ключей, соединенныи с возбужденной адресной шиной 2. Разряд шины 3 блока 6 (времяразряда регулируется параметрами ключей блока 6) происходит значительнобыстрее разряда шин 3 накопителя.По окончании разряда шина 3 блока 6формирователь 7 импульсов вырабатывает короткий управляющий сигнал, отпирающий...

Номер патента: 1290426

Опубликовано: 15.02.1987

Авторы: Кобозева, Овчинников, Сборовский, Урусов, Усков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...115), который переключается в состояние контроля правильности выбора ячейки.из блока 1, т.е. производит контроль соответствия корректирующего кода адреса, 35 записанного в. ячейке (в группе разрядов 5 регистра 2) адресу, заданному на входе 18.Блок 14 анализирует сигнал с выхода блока 7 (блок 116). При наличии 40 ошибки (содержимое группы 5 не соот" ветствует адресу.на входе 18) блок" 14 выставляет на одном иэ выходов 19 признак "Ошибка адреса" (блок 120) и переходит к выполнению блоха 17 45 алгоритма.При отсутствии ошибки (выборка данных произведена из заданнойячей"ки блока 1) блок 14 подает управляющий сигнал на блок 7 (блок 117), 50который переключается в состояниеконтроля данных (производит контрольсоответствия данных в группе 3...

Номер патента: 1295446

Опубликовано: 07.03.1987

Авторы: Брагин, Тенк, Ткаченко

МПК: G11C 11/00

Метки: запоминающее, оперативное, полупроводниковое

...разряда, формируется на выходе элемента ИЛИ 23, на выходы которого подаются сигналы "Разрешение записи" с входа 8 и "Разрешение повторной записи" с выхода второго элемента 21 задержки через элемент И 22,В режиме считывания дешифратор 3, как и в режиме записи, возбуждает одну из адресных шин, отпирая адресные транзисторы в соответствующих ячейках 1 памяти и ячейке 2 памяти контрольного разряда. Считываемая из ячеек 1 памяти информация через соответствующие усилители 24 считывания поступает на входы элементов 15, на управляющие входы которых из ячейки 2 памяти контрольного разряда через усилитель 25 считывания контрольного разряда и формирователь 14 контрольного разряда поступает сигнал, который при наличии в слове дефектной ячейки...

Номер патента: 1297117

Опубликовано: 15.03.1987

Авторы: Бобров, Кулик, Попов, Унтилов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...3 и задним фронтом запускает его. При этом на первом выходе блока 3 вырабатывается сигнал Запись 1, с помощью которого в блоки 7 происходит запись инверсного числа 010, гак как элементы И в И 6 оказываются открытыми для прохождения сигналов с инверсных выходов триггеров 12 регистра 8что легко проследить по чертежу, при этом на регистре 1 сохраняется код первого адреса).После прохождения сигнала Запись 1 на втором выходе блока 3 вырабатывается сигнал Считывание 1, с помощью которо 1 О 1 с 2 ц 25 0 го происходит считывание из блоков 7 в регистр 9 инверсного числа 010,аким образом в регистрах 8 и 9 записываются соответственно числа 10.1 и 010, которые поступают на входы блока 10, в котором производится сложение по модулю два этих...

Номер патента: 1300569

Опубликовано: 30.03.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...что означает полное использование резервных столбцов первого дополнительного адресного накопителя 2.Тактовым сигналом сдвигового регистра 20, на входе которого постоянно поддерживается состояние1 является сигнал с выхода блока 2 1 сравнения уровня " 1", означающий несовпадение считанной информации с ранее записанной.После установки на втором выходе сдвигового регистра 20 (выход (К+1)-го разряда, если К - число резервных столбцов) состояния " 1 для всех обнаруживаемых дефектнь:х элементов памяти производится их строчная замена. Появление состояния " 1" на первом выходе 28 сдвигового регистра 20 означает превышение числа дефектных элементов памяти над воэможностями их замены, что приводит к отбраковке устройства,Формула из...

Номер патента: 1312648

Опубликовано: 23.05.1987

Авторы: Меховской, Супрун, Сычев, Шапкин

МПК: G11C 11/40, G11C 8/00

Метки: запоминающее, оперативное

...блоков1 и 2 Группа адресныхвходов 17(18) Группа адресныхвходов 17(18) 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р сопв 11 1 1 0 0 о о о сопвС о о 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 0 0 1 0 1 1 0 0 лица 2 Ячей Ячейк блока о 2 000 0 0010 Элементы И-ИЛИ 5 и 6 предназначены для формирования сигналов обращения к блокам 1 и 2 оперативной памяти соответственно в моменты подачи тактового сигнала на вход 25 устройства. Формирование сигналов обращения на выходах элементов И-ИЛИ 5 и 6 при наличии на управляющих входах мультиплексоров 3 и 4 ОО, 01 или 10 осуществляется при подаче сигналов обращения на входы элементов ИИЛИ 5 и (или) 6 с соответствуюьь 1 их управляющих входов 16 устройства. При подаче преобразованных...

Номер патента: 1317485

Опубликовано: 15.06.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...питания обеспечивается при переключении триггера-защелки 15 в состояние 1 (состояние О 20 25 30 35 40 45 50 55 2на инверсном выходе). Такая организация отключения питания обеспечивает в режиме внешних обращений прохождение через элементы ИЛИ 12 и 13 и первый коммутатор 8 сигналов с внешних входов устройства,Отключение питания от схем самоконтроля происходит не только по завершению самоконтроля (сигнал с выхода генератора тактовой последовательности). Если накопитель полностью исправен, то при присоединении выхода 22 к шине питания также происходит отключение схем самоконтроля, и самоконтроль вообще не производится (такое отключение целесообразно проводить и при неисправности блоков самоконтроля). Оперативное запоминающее устройство с...

Номер патента: 1324071

Опубликовано: 15.07.1987

Авторы: Дичка, Зеебауэр, Иванец, Корнейчук, Марковский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...7 по входам 8, - 8 п и 13 в 1 подаются коды, хранящиеся на регистрах соответственно 1 и 16, На выходах 9. (1(г формируются потенциалы нулевого уровня, так как на выходах элементов ИЛИ 38, И 37 соответствующих узлов 30 г формируется потенциал нулевого уровня. На выходе 9 единичный сигнал формируется только в том случае, если на вход 8 подан сигнал единичного потенциала, т.е, если в устройстве хранится число, совпадающее с заданным, которое и является ближайшим большим, код его формируется на выходе 11 устройства, а сигнал на выходе 21 свидетельствует о том, что ближайшее слово найдено. Если на вход 8 подается нулевой потенциал (заданное слово не хранится в устройстве), то на выходах элемента и 37 и ИЛИ 38 узла 30, формируется единичный...

Номер патента: 1325571

Опубликовано: 23.07.1987

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...6 - адресными входами(1 О) устройства, вторая группа входов (и+З-гоп + ш + 2-го разрядов)счетчика 6 - входами (11) данных устройства, Синхровход счетчика 6 соединен с выходом генератора 12, Управляющий вход (" Счет/Установка ) счетчика 6 соединен с первым входом генератора 12 и является входом (13)Контроль/Работа" устройства. Входсброса счетчика 6 соединен Б-входомустановки первого триггера 14 и выходом блока 15 сброса, Выход старшегоразряда счетчика соединен с синхровходом первого триггера 14. Р-входвторого триггера 7 соединен с выходом блока 3 сравнения.Одновибратор 17 своим входом соединен с выходом сумматора 4 по модулюдва, а выходом - с третьим входом генератора 12 и синхровходом второготриггера 7, Одновибратор 17 осуществляет...

Номер патента: 1332386

Опубликовано: 23.08.1987

Авторы: Березин, Маринчук, Онищенко, Сушко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...частоты, построенного на триггере 20 и переключаемого по заднему фронту импульсагенератора 19. Формирование однократной ошибки в слове, записываемом в накопитель 4, выполняет инверторы 6 и 7 под управление. сигнала уровня "1" с выхода соответствующего разряда регистра 22, Исправление ошибки при считывании этого слова иэ накопителя 4 осуществпяет блок 9 коррекции. Факт исправления ошибки устанавливает схема 26 сравнения, причем сравнение разрешено только в режимесчитывания во время действия импульса генератора 17 (это обеспечивает достоверность считанных данных). Смена ошибочного бита происходит при сдвиге "1" в регистре 1 8 по заднему фронту импульса на выходе триггера 20, а переход к новому информационному слову (смена состояний...

Номер патента: 1363307

Опубликовано: 30.12.1987

Авторы: Зеебауэр, Корнейчук, Марковский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...29 и23 блока 16 управления производитсясдвиг влево соответсвенно регистра9 маски и индексного регистра 13 сзаполнением кулями освободившихсяразрядов, По адресу, определяемомумодифицированным кодом опроса, вблоке 11 памяти записывается нуль,затем по способу, описанному вьппе,инвертируется (и)-й разряд регистра 3, и соответствующим модифицированным кодом опроса, выбираемым вкачестве адреса блока 11 памяти, производится опрос соответствующейячейки блока 11 памяти. Если в упомянутой ячейке записана единица, топроцесс стирания заканчивается, аесли нуль - то производится сдвиговлево регистра 9 маски и индексногорегистра 13, и процесс исключенияпродолжается по способу, описанномувьппе,При поиске слова в предлагаемомустройстве по совпадению...

Номер патента: 1377917

Опубликовано: 28.02.1988

Авторы: Березин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...иходнофазный выход, т.е, в мажоритарномЭСЛ-элементе, принимающем сигналыс выходов двух элементов ИСКЛЮЧАЮЩЕЕИЛИ, необходимым является использо-вание переключателя тока, преобразующего однофазные сигналы в парафазные,что снижает быстродействие мажоритарно.ного элемента и блока коррекции в целом. Поэтому для исключения подобнойзадержки блоки 8, и 88 мажоритарного декодирования строятся на элементах нечеткости 9, четности 10,реализованных на переключателях тока,а вместо мажоритарного элемента используется трехвходовый лоГическийэлемент 22, условно названный элементом коррекции ошибки.Когда логические уровни сигналовна выходах элементов 9 и 10 одногоиз блоков 8 мажоритарного декодирования равны, т.е. при восстановленииинформационного...

Номер патента: 1383441

Опубликовано: 23.03.1988

Авторы: Кузнецов, Онышко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...М блоковпамяти, младшие т-К разрядов которого поступают на адресные входы Л блоков памяти.На одном из выходов дешифратора 2 вырабатывается сигнал разрешения выборки, блока памяти, который поступает на входысоответствующих элементов И 10 и 11 иразрешает прохождение сигналов Запись(ЗП) и Чтение (ЧТ) на соответствующий блок памяти,При выполнении процедуры записи навходе 9 сигнал отсутствует, на входы 6 подаются записываемые данные, которые записываются в блок памяти, номер которогоопределяет дешифратор 2. При выполнении 30процедуры чтения на входе 9 сигнал такжеотсутствует. Блок памяти, номер которогоопределяет дешифратор 2, выставляет на вы ходах 7 считываемые данные.Выход 8 идентификации отмечает периодзанятости соответствующего блока...

Номер патента: 1399818

Опубликовано: 30.05.1988

Авторы: Корнейчук, Марковский, Сидоренко, Чернов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...из одних нулей, то нулевой сигнал на выходе элемента ИЛИ 26, поступая на вход 45 блока 29, инициирует выполнение третьего такта, в продолжение которого сигналом с выхода 33 обнуляется соответ" ствующий разряд регистра 10,Помимо записи и исключения одного слова возможна также и множественная .апись и исключение, реализуемые с помощью маскирования разрядов записываемого (исключаемого) слова. При5 13 этом, если осуществляется маскирование младших разрядов, то время записи (исключения) не изменяется по сравнению со временем, потребным для записи (исключения) одного числа. Если осушестнляется маскирование старших раэрядон, то время записи (исключения) увеличивается, а сама запись осуществляется последовательно, путем поочередной...

Номер патента: 1406640

Опубликовано: 30.06.1988

Авторы: Алексеев, Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...переводе устройства из5 1 О 15 20 25 30 35 формула изобретенан 40 45 50 55 3режима Работа в режим Контроль. Элемент индикации (например, световод) служит для отображения результатов проверки.При подаче питания импульс с блока 15 сброса устанавливает счетчик 6 в О и триггер 14 в 1. Последнее вызывает сброс триггера 7 и формирование индикации Исправно. Дальнейшая работа устройства определяется сигналом на входе 13 Контроль/ /работа. В режиме Работа логическая единица на входе 13 блокирует генератор 12 и определяет работу счетчика 6 в режиме асинхронной установки по входам данных. Таким образом, сигналы РВ, ЧТ/ЗП, адреса и данные поступают с входов счетчика 6 на соответствующие его выходы, что обеспечивает работу блока 1 оперативной...

Номер патента: 1410105

Опубликовано: 15.07.1988

Авторы: Березин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: декодирования, запоминающее, коррекцией, мажоритарного, методу, оперативное, ошибок

...вход 10 выбора режима, перый 11 и второй 12 блоки свертки по моду,1 ку два, мультиплексор 13 и тестовый вы Од 14. Устройство работает следующим обраОм.Устройство использует для коррекции ушибок низкоплотностной (10 - 6) код с мажоритарным декодированием.В режиме записи в блок 1 данные посту ают непосредственно с информационных Входов 7 устройства - сигналыЮ - О, а в лок 2 - с выходов блока 3 кодирования - игналы С 1 - Ся (адресные входы блоков 12 на фиг. 1 не показаны). Проверка праильности кодирования входных сигналов Основана на том свойстве кодирующей мат)ицы (фиг. 2), применяемом при мажоритарНом декодировании выходных сигналов, что сумма по модулю два контрольных разрядов Всегда должна быть равна нулю, Поэтому появление в режиме...

Номер патента: 1413676

Опубликовано: 30.07.1988

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...второго триггера 7 и элемента 16 индикации остается неизменным. В режиме "Контроль" логи" ческий "0" на входе 13 разрешает работу генератора 12, определяет работу счетчика 6 в режиме непрерывного пересчета генератор 12 работает в автоколебательном режиме) и работу мультиплексора 18 в режиме передачи с входов А А , При этом состояние счетчика 6 не зависит от сигналов на его входах данных, а состояние выходов мультиплексора 18 не зависит от50 состояния сигналов на его входах В В . Так как стимуляция адресных входов блока 1 оперативной памяти осуществляется разрядамисчетчика 6, начиная с З-го, то длительность обращения к блоку 1 оперативной памяти55 составляет 8 тактов синхросигнала генератора 12 (состояние счетчика 6 изменяется по...

Номер патента: 1425782

Опубликовано: 23.09.1988

Авторы: Брагин, Лашевский, Шейдин

МПК: G11C 11/40

Метки: запоминающее, оперативное

...соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 второй группы. Напервые входы последних из элемента 3 памяти контрольного разряда накопиго элемента инвертирует в элементах 16 считываемую информацию, Таким образом, исправляется сигнал, считанный из дефектного элемента 2 памяти информационного разряда, поскольку он не инвертируется при повторной записи из-за неисправности элемента 2 памяти информационного разряда (информация в дефектном элементе неиз- .,менна), а инвертирование при считывании исправляет сигнал дефектной позиции. Информация из исправных элементов 2 памяти информационных раз 57824рядов остается неизменной, так какинвертируется дважды - гри повторнойзаписи и при считывании," С выходовэлементов 16 считываемая...

Номер патента: 1429167

Опубликовано: 07.10.1988

Авторы: Брагин, Тенк

МПК: G11C 11/40

Метки: запоминающее, оперативное

...шину матричного накопителя 1 и 55вход элемента 3 задержки, а такжеодин из входов 16 второй группы. Врежиме считывания одна из разрядных шин 14 в каждом столбце матричногонакопителя 1 разряжается через соответствующий элемент 13 памяти накопителя 1, а разрядная шина 14 элемента3 задержки разряжается через один изтранзисторов 21, соединенный с возбуждаемым адресным входом 15 накопителя 1. Разряд шины 14 элемента 3 задержки (время заряда регулируетсяпараметрами транзисторов 21) происходит значительно быстрее разряда шин14 накопителя 1. По окончании разряда шины 14 элемента 3 задержки одновибратор 4 вырабатывает управляющийсигнал, запирающий транзисторы ключевых элементов 6 и 7. Транзистортретьего ключевого элемента 12 такжезапирается...

Номер патента: 1432606

Опубликовано: 23.10.1988

Авторы: Куракин, Сысоев, Чуркин

МПК: G11C 11/00

Метки: запоминающее, многоканальное, оперативное

...поступают соответственнона входы элементов И 21 и разрешаютпередачу слова, поступающего на входсоответствующего элемента И 27 з свыхода усилителя 8 и далее на выходэлемента ИЛИ 26,Для рассматриваемого случая (совпадение адресов обращенич по первомуи второму каналам) на выходе схемы17(фиг.2) появляется сигнал еди"ничного уровня, который поступит навход элемента И 18 ,1, на другой входкоторого поступает признак режимасчитывания ) сигнал единичного уровня)с регистра 1,Сигнал единичного уровня с выходаэлемента И 18 блока 3, свидетельствующий о совпадении адресов обра"щения первого и второго каналов в ре"жиме чтения, поступает на вход элемента 20 и на вход элемента И 28(и разрешает передачуслова, поступающего с выхода элемента ИЛИ 26,...

Номер патента: 1439679

Опубликовано: 23.11.1988

Авторы: Лашевский, Попова

МПК: G11C 11/40

Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое

...Неравнозначность 25 блока 19, на другие входы которых подается записываемая информация, Производится поразрядное сравнение записанной и считанной в процессе контрольного считывания информации и, если она совпадает, то на всех выко439679. 5 10 20 25 30 3540 4550 ВНИИПИ Заказ 6085/53 Тираж 5".О Подписное Произв.-полигр, пр-тке, г. Ужгород,. ул. Проектная, 4 дах элементов 25. формируются сигналы Лог,1 , а на выходе блока 19 -сигнал Лог. 0", свидетельс твуюшкйоб отсутствии ошибки в записанной поданному адресу информации. На этомпроцесс записи заканчивается,При этом, на входе элемента И 22появляется сигнал, "Лог.О исигнал разрешения записи с выходаэлемента 13 задержки не проходит наблоки 14 и 24. Если же информация, считанчая из накопителя 5...

Номер патента: 1451773

Опубликовано: 15.01.1989

Авторы: Корнейчук, Марковский, Сидоренко, Чернов, Яблуновский

МПК: G11C 15/00

Метки: ассоциативно-адресное, запоминающее, оперативное

...шинные формирователи 28 (нулевой сигнал разблокировки поступает на вход 19 устрой 14517ства) выдает по одному сигналу откаждой из них на шину 16 .устройства.В режиме ассоциативного поискапо фрагменту памяти на шину. 16 устройствапоступает К-разрядный код5признака поиска, а на входы 17 - К-разрядный код маски (единичные сигналы соответствуют замаскированнымразрядам). На входах 19 и 20 устройства формируются соответственно сигналы единичного и нулевого уровней,т.е. разрешается запись в регистр 2,блокирующие шинные формирователи 28и запрещается счет счетчиком 4. Навходы 13 поступает адрес фрагментапамяти (строки накопителя 23), в котором необходимо провести ассоциативный поиск, а на вход 14 подаются сиг-.налы нулевого уровня. При...

Номер патента: 1462420

Опубликовано: 28.02.1989

Авторы: Галилейский, Зеебауэр, Корнейчук, Марковский, Осадчий

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...содержимых регистра 24 маски и индексного регистра 11 с заполнением освобождающихся разрядов соответственно 10 нулем и единицей. В результате индекс(где 1=1, ш), устанавливаетсяв единичное состояние; Если в техячейках накопителя 21, в которых метка большего установлена в единичное 15 состояние, 1-й разряд кода порядкового номера содержит ноль, то -йразряд данной ячейки устанавливаетсяв единичное состояние, а метка большего - в нулевое состояние, в рзуль О тате чего данная ячейка исключаетсяиз дальнейшего просмотра. Если кодпорядкового номера в 1.-м разряде содержит единицу, то в данный разрядзаписывается нуль и данная ячейка 25 участвует в дальнейшем просмотре,При этом в дополнительные регистры22 г признака и 23 маски записываютсякоды...

Номер патента: 1462426

Опубликовано: 28.02.1989

Авторы: Баранов, Березин, Королев, Онищенко, Поплевин, Трошин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием, строк

...подаются адреса неисправных строк, в результате чего дешифратор 3 будет последовательно по 35 давать на входы лементов памяти дополнител ьно го столбцаО саответ ствующих неисправным строкам, сигналы выборки, Элементы памяти дополнительного столбца 10, на которые поступали выборки, переключат "я и установят на вторых входах соответствующих элементов И-НЕ 11 высокий потенциал, После перебора всех адресов неисправных строк на вход триггера 15 подается импульс положительной полярности, которой откроет транзистор 17, в результате чего зарядится емкость конденсатора 18, и бистабильная ячейка 16 переключится в состояние "1", На входе 12 установится высокий уровень напряжения, который в дальнейшем не изменится при любых изменениях...