Патенты с меткой «оперативное»

Номер патента: 980161

Опубликовано: 07.12.1982

Автор: Романков

МПК: G11C 11/063

Метки: запоминающее, магнитное, оперативное

...высокий уровень.Схема 45 также выдает нулевой уровень сигнала, указывающий о несравнении поступивших на его входы сигналов, т,е. об отсутствии нарушения в выдаче команды вторым устройством-потребителем. На основании данных нулевых 5 уровней сигналов, поступивших соответственно по выходам 42 и 43, блоки 3 и 4 организуют занесение адре, сов в соответствующие регистры 5,6 и 23,24 и слово для записи в регистр 10 21, Далее подключаются к работе де шифраторы. 7,8,26,25 и блоки 9 и 27, которые определяют номера разрядных обмоток и затем дешифрируют данные номера. Одновременно коды адресов х с регистров 5 и 23, коды адресов.у с регистров 6 и 24 и коды номеров разрядных обмоток с блоков 9 и 27 поступают в блок 32, где они проверяются...

Номер патента: 982089

Опубликовано: 15.12.1982

Авторы: Верстаков, Крыликов, Преснухин

МПК: G11C 11/34

Метки: динамических, запоминающее, оперативное, памяти, элементах

...группы соединен с вто 89 4рым входом блока управления, первымвходом элемента И первой группы и втоым входом элемента И третьей группы,ыход второго триггера третьей группыподключен к третьему входу блока управления и вторым входам элементов Ипервой и второй групп, управляющие входы триггеров одноименных групп объединены и подключены соответственно кшестому, седьмому и восьмому выходамблока управления, девятый выход которого соединен с информационным входомодного из триггеров первой группы, информационные входы первых триггеровдругих групп являются входами устройства,На фиг. 1 изображена структурная схема ОЗУ на динамических элементах памяти; на. фиг, 2 - часть схемы на фиг. 3.(раскрыта структура блока управления),Устройство содержит...

Номер патента: 999114

Опубликовано: 23.02.1983

Авторы: Бондаренко, Брянцев, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...и в случае ошибки выдает сигнал на входы элементов И 7 и на вход элемента И 35. Кро- ме того, считанная информация анализируется элементами И 12 и элементами ИЛИ-НЕ 21 по синхронизирующему их срабатыванию, второму стробирующему сигналу, поступающему на третий вход 38 устройства. В случае отсутствия неисправности в трактах считывания на входах и выходах элементов И 12 и ИЛИ-НЕ 21 соответственно будут комбинации сигналов, представлены в табл,1.Таблица99911" Табли ца 2 Элементы И 12 Элементы ИЛИ-НЕ 21 Выход Входы Выход Входы Тракты считывания Элемент И 16Состояние Трегистрачисла послеисправленияоцибки Элемент И 13Верно Сбой Вхо- Выходы ды Вхо- Выходы ды ВыхоВхо- Выходы ды Входы РС СС 1 2 1 2 1 о оо 1 о ао о о а 1 0 0 0 Гф 1 1 1 О1. 0 0 11 0...

Номер патента: 1003142

Опубликовано: 07.03.1983

Авторы: Акинфиев, Виноградов, Глаголев, Крючков, Павлов

МПК: G11C 11/34

Метки: динамическое, запоминающее, оперативное

...селектор 4, предназначенный для, выделения тактового сигнала обращения, регистр 5 сдвига, дешифратор6 адреса, регистр 7 управляющих сигналов, блок 8 местного управления,состоящий из элементов И, блоки 9 памяти, Формирователь 10 сигналов, предназначенный для управления регенерацией, и мультиплексор 11.На Фиг.1 обозначены адресный вход 12, вход 13 записи вход 14 чтения, выходы 15 устройства, вход 16 регенерации, вход 17 синхронизации и информационные входы 18 устройства и выход 19 формирователя сигналов.Селектор 1,фиг.2) содержит первый 20 триггер с установочным входом 21, второй 22 триггер и элемент И 23 с выходом 24.Формирователь сигналов содержитфиг.3) генератор 25 сигналов, счетчик 26 и элемент И 27,Каждый блок 9 памяти. имеет...

Номер патента: 1014033

Опубликовано: 23.04.1983

Авторы: Ганитулин, Горшков, Романкив

МПК: G11C 11/00

Метки: блокировкой, запоминающее, неисправных, оперативное, памяти, ячеек

...группы поцключеиы соответствев- . дам сумматоров по мбдулю два вто ойду первого Формирователя группы, выход каждого из которых соеро сигналов и входу второго Формирова динен с первыми входами соответствуютеля сигналов, выход .которого сое- щих элементов И шестой:группы, вы, И вто одинен с вторыми входами элементов ход каждой из сумматоров по ждулю,второй группы, выходи .которых и два третьей группы подключен к второ- вторые. входы элементов И четвертой му входу соответствующего элемента группы являются соответственно 60 И шестой группы, выходы элементов информационными выходами и входами . И шестой группы. соединены с вторыми устройства, введены блоки свертки, входами сумматоров по модулю два . блок контроля и коррекции, коммута-...

Номер патента: 1019493

Опубликовано: 23.05.1983

Автор: Кудреватых

МПК: G11C 11/00

Метки: динамическое, запоминающее, оперативное

...И первой группы соединены соответственно с входами основного и дополнительного счетчиков, выходы элементов И второй группы подключены соответственно к входам записи основного и дополнительного накопителей, выходы каждого из дополнительных счетчиков соединены с одними из входов соответствующего дополнительного мультиплексора, выходы которогоподключены к адресным входам соответствующего дополнительного накопителя, другие входы дополнительных мультиплексоров и совместно с входами дешифратора соединены с другими входами основного мультиплексора являются адресными входами устройства, входы регенерации дополнительных накопителей и вторые входы элементов И первой группы подключены соответственно к выходу и к входу формирователя сигналов...

Номер патента: 1037349

Опубликовано: 23.08.1983

Авторы: Березин, Онищенко, Сушко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...подключены к входам первого усипителя, выходы которого соединены с одними иэ входов основного адресного накопитепя, другие входы и выходы которого подключены соответственно к адресным выходам и одним из адресных входов второго. усипителя, другие адресные входы 1 о . которого соединены с выходами второго дешифратора, управляющие входы дешифраторов и усилитепей подкпючен к выходам блока управления, первые выходы первого и второгоформирователей сигналов соедииены соответственно с первыми входами первого и второго элементов ИЛИ, выходы которых подключены соответственно к первым и вторым входам блока ввода и вывода информации, первый выход которо- о го соединен с первым входом блока срав нения, второй вход которого подкпючен к второму...

Номер патента: 1042081

Опубликовано: 15.09.1983

Авторы: Луговцов, Луговцова

МПК: G11C 11/00

Метки: запоминающее, оперативное, самоконтролем

...контгенератор 26 тактовых импульсов, пер роля с выхода генератора 1 1 напривый 27 и второй 28 блоки контроля, . мер, после подачи на вход ОЗУ питапервый 29, второй 30 и третий 31 эле ющих напряжений устанавливает в нулементы И, первый 32 и второй 33 де- вое состояние триггеры 2- , регистршифраторы, элемент ИЛИ 34, первый . 5, счетчики 6 71счетчики 6 и 7 и в единичное со 35 и второй 36 элементы индикации и стояние регистр 9.ни егист ы 8 и 9Низкий уро-элемент НЕ 37. Устройство также со- вень сигналавень сигнала с единичного выходадержит первый 38 и второи 39 управз г триггера 2 поступает на соответствуюляющие входы, адресные входы 401-401 щие входь эие вхо ы элементов И 10 и 11 и блоки ет стРойство по адРесным 401-40 яи цисловые входы 411...

Номер патента: 1043742

Опубликовано: 23.09.1983

Авторы: Андреев, Беляков

МПК: G11C 11/00

Метки: двухуровневое, запоминающее, оперативное

...вторые входи элементов И третьейгруппы. объединены и являются первымуправляющим входом блока, вторым итретьим управляюшиьщ входами которогоявляются соответственно объединенные 5 ртретьи входы элементов И пятой группи и объединенные вторые входй элеМЕнтов И четвертой группы, выход элемента ИЛИ является управляющим выходом блока и подключен к входу элемвита И-НЕ, выход которого соединенс вторыми входами элементов И второйгруппы, выход каждого из которыхежключен к входу вычитания соответстзующего счетчика сигналов, входсложения которого соединен с выходом фОсоответствующего из элементов И тре-,тьей группы, а выход - с входами со-, .Ответствующих элемента ИЛИ первойГруппы и элемента И-НЕ группы, выходюторого подключен к третьему входу 65...

Номер патента: 1048517

Опубликовано: 15.10.1983

Авторы: Войникова, Зуев, Кравец, Селиванов

МПК: G11C 11/06

Метки: запоминающее, оперативное

...- напряжение на ключе 19 и ных сердечниках 2 на адресной шине 3ф и 1 ндиоде 18 в нормирукщейсоставило половину от максимальцепи; 5 но возможного приращения потока в этих(О1 - напряжение на ключе 7 и сердечниках. При этом, несмотря на то,оадиоде 10 в диодно-матричномчто аф, % лишь приблизительнопереключателе .:,. равно 2 м .А Фц, при Эаписи име- длительность импульса.тбка:ет место нормйрование приращения потоЦ.записи10 1 ка информационных сердечников 2 потокомФ. ф - потери на проводнике - полного переключения нормируюшего серИ О,соответственно нормирую-дечника 15,.и положение рабочей точкищей обмотки 16 и адрес-, . информационных сердечников 2 не выханой шины 3.дитэа границы линейной зоны в харак, 35 теристике записи, т. е, в...

Номер патента: 1061175

Опубликовано: 15.12.1983

Авторы: Белов, Чебышов

МПК: G11C 29/00

Метки: запоминающее, оперативное

...Выходы 10 и 11 накопителя 5 соедине ны-также с входами блока 18 поразрядного сравнения, выходы 19 которого подключены к одним входам четвертого коммутатора 20, другие входы которого соединены с выходами 10. и 11, .а выходы 21 и 22 коммутатора 20 подключены соответственно к другим инФормационным входам первого коммутатора 2 и к выходу устройства. Выходы 23 и 24 накопителя 5, выходы 25 и 26 блоков 16 и 17 свертки по модулю два., а также выход 27 блока 18 поразрядного сравнения соединены с блоком 28 управления, выход 29 которого соединен с управляющими входами коммутатора 2 и коммутаторов 12 и 13. Выход 30 блока 28 управления соединен с блоком 18 поразрядного сравнения, а; выходы 31, .32 и 33 блока 28 управления подключены к коммутатору...

Номер патента: 1069001

Опубликовано: 23.01.1984

Авторы: Денисенко, Засыпкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра, к одним входам перного блока сравнения, к информационьщ входам второго регистра и к одним входам второго блока сравнения,другие входы второго блока сравненияподключены к выходам нторого регистра, выходы лесного регистра - к другим входам первого блока сравненияи нычитателя, выходы которого подключены к информационньщ входам адресного регистра и к одним нходам третьего блока сравнения, другой входкоторого янляется третьим входом устройства, выходы блоков сравненияподключены к соответствующим входамблока управления, выход накопителяпризнаков подключен к соответствующему входу блока управления и к одномувходу элемента И другой вход которого подключен к выходу накопителяданных, выход элемента И являетсявыходом...

Номер патента: 1088066

Опубликовано: 23.04.1984

Авторы: Качалов, Шишкин

МПК: G11C 9/06

Метки: запоминающее, оперативное

...элемента И и является вторым входом блока управления, второй вход третьего элемента И подключен ко вторым входамчетвертого и первого элементов И и является третьим входом блока управления,третий вход четвергого элемента И является четвертым входом блока управления,первый вход второго элемента И и третийвход третьего элеменга И являются соответственно пятым и шестым входами блока управления, третий вхоп первого.элемента И подключен ко второму входу второго элемента И и является седьмым входом блока управления.Введенные изменения позволяют обеспечить совместную работу оперативногои буферного накопителей.Это достигается тем, что в цикле работы оперативного накопителя в части времени предварительного заряда по входустроба адреса...

Номер патента: 1088067

Опубликовано: 23.04.1984

Автор: Голоборщенко

МПК: G11C 11/00

Метки: варианты, его, запоминающее, многоканальное, оперативное

...введены переключатели, а в первый входной канал - три группы элементов И, причем выходы первого и второго регистров адреса подклюцены к первым входам элементов И пер-З 0 вой и второй групп, выходы которых соединены со входамн первого .и второ" го дешифратора адреса, выходы распределителя сигналов являются четвертым выходом данного канала и подключены к первым входам элементов И третьей группы, выходы которых являются третьим выходом первого .входного канала и подключены ко второму входу первого выходного канала вто 40 рые входы элементов И подключены к третьему входу первого входного ка нала, третьи входы и четвертые выходы входных каналов подключены к одним из выводов переключателей, одноименные контакты переключателей сое 45...

Номер патента: 1089628

Опубликовано: 30.04.1984

Автор: Марголин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...коммутации устройства,контрольный выход 24 блока памяти,информационные 25 и адресные 26входы и информационные выходы 27 устройства. Устройство содержит такжесумматоры 28-33 по модулю два с первого по шестой,Логический блок содержит (см.фиг. 1) первый 34 и второй 35 элементы И, первый элемент И-НЕ 36, третий 37 и четвертый 38 элементы И ивторой элемент И-НЕ 39. Устройствосодержит также ключи 40-40 п .Во втором варианте выполнения логический блок содержит также (см. фиг. 2) третий элемент И-НЕ 4 1.Устройство работает следующим образом.В том случае, когда отсутствует необходимость в наращивании информационной емкости устройства, сумма- торы 32 и 33 (см. фиг. 1) используются для инвертирования и формирования сигнала управления ключами...

Номер патента: 1091226

Опубликовано: 07.05.1984

Авторы: Беляков, Борискин

МПК: G11C 29/00

Метки: запоминающее, оперативное

...генератораи третьему входу накопителя, четвертый вход которого соединен с выходомпервого счетчика, информационныйвход устройства является одновременно и его выходом.На чертеже изображена схема устройства,Устройство содержит информационный вход 1, соединенный с регистром2 числа, подключенным к накопителю3, адресный вход 4, соединеный свходом регистра адреса, выход поляадреса ячеек которого соединен свходом поля адреса ячеек накогителя3, выход поля адреса запоминающихмодулей регистра 5 адреса соединен с 20,вторым входом блока б сравнения, первый вход которого соединен с выходомвторого счетчика 7, управляющийвход 8 устройства, соединенный спервым входом генератора 9, установочным входом первого счетчика 10и установочным входом второго...

Номер патента: 1095233

Опубликовано: 30.05.1984

Авторы: Кузнецов, Хлюнев

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра числа, а входы подключены к выходам младших разрядов первого регистра адреса и другим управляюшим входам коммутатора.Блок управления содержит накопитель микрокоманд, блок анализа режимов, формирователь сигнала блокировки, . триггер, элемент ИЛИ-.НЕ, группу элементов И, элемент задержки и дешифратор микрокоманд, выходы с первого по восьмой которого являются выходами блока, а входы соединены с одними из выходов накопителя микрокоманд, другие выходы которого подключены к одним из входов блока анализа режимов, причем единичный вход триггера соединен с выходом формирователя сигнала блокировки, вход которого подключен к шестому выходу дешифратора микрокоманд, выходы которого, кроме шестого, соединены соответственно с первыми...

Номер патента: 1101890

Опубликовано: 07.07.1984

Авторы: Игнатьев, Калмыкова, Кочкин, Криворуцкий, Левшин, Тюрин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...13 с Входом Ее.шифратора 2 адреса, а вход с перым пыходо (рормирователя 6 огнрного 33 епр 53 жс 31 Ря, вход ко- тОРОГО поди,юГе) к цис 7 3 Нт 231 ПЯ фГ)Р)11)- рователей 8 разрядных токов, регулятор 8 нзпря)кс 3 Ия порога сряба Гывяция, первый УПРЯВ;15 ЮГЕПЙ ВХОД КОТОП 03 О СОЕ:ЕИН(.Н С 331 И- ной / пит 213 ия, Второй мг 3) яв,35310 Пий Вход с ВтОРым Входо) фОРмиРОет(.,1 Я 6 ОПОРного цапряжсния, я его вьход - с д 3 мг 33 мР (пор 010 выхГР) е)хода)и )3 сиг 3:т(.;сй 4 счиывания.Регулятор 8 содержи", (фиг. 2) транзистор 9. эмитср оторого сосд 3.псц с (дним из выводов резсторя 1, 513 го вывод ко- ОРОГО ЯБЛ 51 СТСЯ Ц)РБЫМ УПРЕВЛ 51 ОЕЦ 1 Х ВХ(0- дом регулятора (, база трзцзисгоря 9 сос дицсна с одним из выводов тсрморегл 3(рующего...

Номер патента: 1111204

Опубликовано: 30.08.1984

Авторы: Баринов, Ковалдин, Онацко

МПК: G11C 11/40

Метки: запоминающее, оперативное

...входом блока внутреннейрегенерации, база пятого и-р-и-транзистора является четвертым входомблока внутренней регенерации,На фиг, 1 представлена структурная 1 55схема ОЗУ; на фиг. 2 - принципиальная электрическая схема блока внутренней регенерации. 4ОЗУ содержит матричный накопитель1, словарные шины 2, разрядные шины3, дешифратор 4 строк, дешифратор 5столбцов, разрядные усилители считывания 6, выходной усилитель 7,блок 8 выбора кристалла, блок внутренней регенерации 9,Блок внутренней регенерации 9содержит первый и второй и-р-и-транзисторы соответственно 10 и 11, источники положительного напряжения12 и 13 для и-р-п-транзисторов 10и 11, первый и второй генераторытока соответственно 14 и 15, двухэмиттерный п-р-и-транзистор 16, первый...

Номер патента: 1111206

Опубликовано: 30.08.1984

Авторы: Долголенко, Засыпкин, Луцкий, Трунов

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, оперативное

...от деления информационного слова Я(х)на порождающий полиномР (х),Порождающий полином кода ГолеяР(х) =11000110101.25Таким образом, разделив все возможные (всего 256) комбинации 8-разрядных информационных слов Я(х) напорождающий полином кода Голея Р(х),получим 256 остатков К(х),которые явля- З 0ются контрольными разрядами кода Голея.Производящая матрица кода Голеяв канонической форме (в которой информационные слова содержат единицутолько в одном разряде) показанав таблице. 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0.000000011000 11010145 О О О О О О 1 О 1 О О 1 О О 1 1 1 1 1 О О О О О 1 О О 1 О 1 О 1 О О 1 О 1 10 0 0 0 1 0 0 0 1 1 0 1 1 1 0 0 01 50 00010000001 О 10011 О О 1 О О О О О О 1 1 О 1 1 О О 1 1 055 0 1 О О О О О О 1 1 О 1 1 О О 1...

Номер патента: 1112406

Опубликовано: 07.09.1984

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, многоканальное, оперативное

...на входах 15 в 5 к и 16; - 16 устройства.На входы 15 - 15 к и 16 - 16 к каналовподаются адреса слов, подлежащих произ.вольной или одновременной обработке (считыванию и(или записи) и максимальное число которых при одновременной обработке равно к-чнслу входных или выходных каналов устройства.При несовпадении кодов на выходах рас.10 пределителей 44 - 44 и, как следствие, принесовпадении кодов адресов, поступающих на входные каналы 6 - 6 к устройства (пер.вый случай), входные 6 - 6 и выходные 7 - 7 к каналы устройства полностью незавнсимы и позволяют обеспечить одновременно считывание и(или запись до к слов. Поскольку указанные коды не совйадают, то на инверсных выходах всех блоков 50 сравнения (фиг. 6) будут уровни логической едини цы,...

Номер патента: 1113855

Опубликовано: 15.09.1984

Авторы: Горшков, Дерунов, Малецкий, Соколов, Якимов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...образом.В паузах между внешними обращениями блок 10 управления производит контроль исправности ячеек памяти блока 5. При обнаружении неисправностив какой-либо ячейке блок 10 управления определяет кратность ошибки,Если кратность ошибки меньше или равна ш, где ш определяется из неравенства ш(.1+Хокп) с в (а - количество разрядов слова, записываемого в адресный блок), то блок 10 управбО две единицы, В остальных разрядах регистра 19 код "1". С инверсноговыхода разряда регистра 19, состветствующего отказавшему разряду ячейки, единичный сигнал по разрешающему уровню с блока 20 поступает через соответствующий элемент И 21 группы на вход регистра 8 и инвертирует искаженный разряд. Исправленный код из регистра 8 слова посту; пает на выходе 24...

Номер патента: 1125658

Опубликовано: 23.11.1984

Авторы: Дегтярева, Елышко, Шевченко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...которого подключен к первомувходу первого элемента И, второй входкоторого и первый вход четвертогоэлемента И соединены с выходом второ-.го триггера, первый вход которогоподключен к выходу генератора импульсов, а второй - к первым входу и выходу распределителя сигналов, второй вход которого подключен к выходупервого элемента И, а второй и третий выходы соединены с первыми вхо-.дами элементов И-НЕ и входом элемента задержки, выход которого подключен к первому входу второго элемента И, вторые входы элементов И-НЕсоединены с выходом первого .элемента НЕ, а выходы - с одними из входов .элемента ИЛИ-НЕ, другой вход которо-,го подключен к выходу первого Формирователя сигналов.и первому входупервого триггера, второй вход которого соединен с...

Номер патента: 1127011

Опубликовано: 30.11.1984

Авторы: Денисенко, Долголенко, Засыпкин, Трунов

МПК: G11C 29/00

Метки: запоминающее, контролем, оперативное, хэммингу

...по,Хэммингу, выходы которого подключенык одним из входов накопителя команди второго накопителя данных, другиевходы которых соединены с выходами3 1127первого и второго блоков местногоуправления, управляющие и адресныевходы которых подключены соответственно к адресному и управляющемувходам устройства, другой выходблока управления соединен с адресным входом устройства, выходы блокаконтроля по Хэммингу и выходы и. входй накопителя команд и второгонакопителя дан,ых соединены соответ-. .10ственйо с инФормационными выходом ивходом устройства.,Кроме того, каждый блок местного .управления содержит первый и второйдополнительные регистры адреса, блок 15.коммутатор и элементы И-НЕ с первогопо пятый, причем первые входы элементов И-НЕ с первого...

Номер патента: 1129654

Опубликовано: 15.12.1984

Авторы: Кулик, Попов, Суд, Унтилов

МПК: G11C 29/00

Метки: запоминающее, магнитное, оперативное

...и дешифратор 5 адреса и вторую группу формирователей 6 сигналов, накопитель, состоящий из запоминающих матриц 71 - 7 х на ферритовых сердечниках 8, прошитых адресными обмотками 9 и 10 и обмотками 11, - 11 к считывания, одни концы которых подключены к шине 12 нулевого потенциала, а другие соответственно - к выходам формирователей 3 и 6 и к входам усилителей 131 - 13 к считывания, Устройство также содержит элементы И 141 - 14 к, триггеры 151 - 15 к, образующие регистр прямого кода, дополнительные триггеры 16 16 к, образующие регистр инверсного кода, и группы элементов И, каждая из которых состоит из элементов И с первого по шестой (например, элементы И 17 - 22 с первого по шестой 1-я группа - элементы И 17 к - 22 к с первого по шестой)...

Номер патента: 1137538

Опубликовано: 30.01.1985

Автор: Подтуркин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированное

...ошибки 31, счетчик 32. регистрг адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы регистров 31, ЗЗ и счетчика 32 соединены с информационной шиной 11, а их стробирующие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соеди-" нены с информационньяи входами реги стра кода ошибки 31 и с группой вы- ходов 23 блока контроля 7. Информаци"50 онные входы регистра адреса ошибки 33 соединены с группой адресных входов 12. Устройство работает следующим об" разом.Адреса поступают на входы адреса 2, даниые поступают и вццаются на информационную шину 11. Режимы записи или считывания задаются подачей навход управления записью-считыванием 13 соответственно единичного и нулевогб уровня. Управление режимом резервирования...

Номер патента: 1140180

Опубликовано: 15.02.1985

Авторы: Ващенко, Чаков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...к информационным входам соответствующих блоков памяти, управляющие входы которых соединены с выходами элементов И с первого по четвертый, выход пятого элемента И подключен к другому входу блока контроля по четности, одни из выходов счетчика соединены с входами одиннадцатого элемента И-НЕ, выход которого соединен с другими входами сброса счетчика и триггеров, счетный вход счетчика подключен к выходу шестого элемента И-НЕ. На чертеже изображена структурная схема предлагаемого оперативного запоминающего устройства с автономным контролем.Оперативное запоминающее устройство с автономным контролем содержит блоки 1-.-4 памяти, выполненные, например, на микросхемах типа 565 РУ 2, счетчик 5, триггеры 6 - 8 с первого по третий, генератор 9...

Номер патента: 1141452

Опубликовано: 23.02.1985

Авторы: Борисюк, Брянцев, Прудских, Уланов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп - пы, другие - к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.На чертеже показана структурная схема предлагаемого устройства.Устройство содержит накопитель 1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока...

Номер патента: 1156145

Опубликовано: 15.05.1985

Авторы: Бородин, Сычев

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...управляющих сигналов, другие входы которого соединены с одними извыходов блока управления, другие выходыкоторого подключены к входам третьей группы формирователя тестовых сигналов и входам четвертой группы блока сравнения, входы пятой группы которого соединены с выходами второй группы формирователя управляющих сигналов, управляющий вход и одни из управляющих выходов которого подключены соответственно к первому управляющему выходу блока сравнения и к управляющим входам накопителя, выходы которого соединены с одними из входов второго и третьего коммутаторов, входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управляющие входы которого соединены с выходами третьей...

Номер патента: 1173448

Опубликовано: 15.08.1985

Авторы: Ашман, Почекуева, Сальников

МПК: G11C 29/00

Метки: запоминающее, микросхемах, оперативное, памяти

...источник 4 питания исправен, то диод б открыт и все устройство питается от указанного истач-З 5 ника, Сигнал ПН "Питание неисправно" на выходе Формирователя имеет.низкий уровень ."0" ). До прихода активного синхроимпульса СИА на соот. - . ветствующем входе устройства также существует низкий уровень О" и триггер 3 установлен в состояние "1" при этом с его выхода сигнал Е ("Запретя ) высокого уровня ("1" ) открывает элемент И 2, через который сигнал СЯ (" Выбор кристалла" ) проходит на соответствующие входы микросхем(Фиг.1 и 3 ).При отключении источника 4 напряжение на его выходе ) ьд падает и диод б запирается, в этом случае питание микросхем 1 памяти, необходимое для обеспечения хранения занесенной в эти микросхемы информации, а...