Устройство для контроля цифровых блоков

аа гггг СО 03 СОВЕТСНИХООЯМЮПйеаикРЕСОУБЛИН Н О АНИЕ ИЗОБРЕТЕНИЯСКОМУ СВИДЕТЕЛЬСТВУ Н АВ мульти входом нмпуль ГОС)ЩАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(5 б) 1. Авторское свидетельство СССР й 970375 к кл.С 06 у 11/08 ю 19822. Авторское свидетельство СССР В 949793, кл; Н 03 К 5/19, 1980. (54)(57) 1УСТРОЙСТВО ДЛИ КОНТРОЛИ ЦИФРОВЫХ БЛОКОВ, содержащее элемент И;,формирователь импульсов, мультиплексор, сигнальные входы которого .подключены к соответствующим первым входам всего устройства, а входы управления - к выходам счетчика, счетный вход которого соединен с выходом Формирователя сигналов управления,о т л и ч а ю щ е е с я тем, что, с делью расюирения функциональных возможностей, в него введен блок памяти, блок анализа неисправностей и формирователь импульсов, периые входы которого соединены с выходами блока памяти, а второй вход подключен к второму выходу Формирователя сигна" лов управления, третий выход которого подключен к входу сброса блока памяти, а четвертый " к. второму входу элемента И, выход которого соеди нен с вториа входом блока памяти, адресные входы которого поразрядно соединены с соответстиукщими иыходамн счетчика и с входами Формирователя сигналов управления, причем выходплексора соединей с первымэлемента И через Формировател1075394 3. Устройство по пп.1 и 2, о т л н ч а ю щ е е с я тем, что блок анализа неисправностей содержит элементы И-НЕ, выходы которых подключены к соответствующим входам элемента ИЛИ, первые входы соединены с это рым входом блока анализа неисправно стей, вторые входы через инвертор, а группы третьих входов непосредственно соединены с первымивходами блока анализа неисправйостей. 2. Устройство по п,1, о т л ич а ю щ е е с я тем; что блок памя.ти содержит дешифратор и регистр, вход сброса которого соединен.с входом сброса блока памяти, вход записи - с вторым входом блока памяти, а входы выбора разрядов подключены к, выходам дешифратора, входы ко- торого соединены с адресными входами блока памяти. чУстройство относится к импульсной выход которого подключен к входутехнике, в частности к устройствам . сброса блока памяти, а четвертыйдля контроля цифровых устройств с к второму входу элемента И, выходнепрерывной сменой выходных логичес-которого соединен с вторьм входомких состояний и выявления и локализа-.5 блока памяти, адресные входы котороции неисправностей в Разветвленных го поразрядно соединены с соответствзаимосвязанных цепях. .вующими выходами счетчика и с входаИзвестно устройство для контроля ми Формирователя сигналов управления,счетчиков, содержащее счетчик и эле- причем выход мультиплексора соединенменты совпадения 1 .1 р с первьач.входом элемента И через форДанное устройство обладает недо- мирователь импульсов.статочньэюи Фуикциональньваи возможнос Кроме того, блок памяти устройстватямие ;может содержать дешифратор н Регистр.вход сброса которого соединендом сбРос а блока памс вторим входом блока памятивыбора разрядов подключены к выходамватель импульсов, мультиплексор, сиг- дешифратора, входы которого соединеныиальные входы которого подключены к с адресными входами блока памяти.соответствующим первым входам всего При этом блок:анализа неисправнос 2 О тей содержит элементы И-НЕ, выходыустройства,выходам счетчика, счетный вход кото- которых подключены к соответствукщимрого соединен с выходом Формировате- входам элемента ИЛИ, первые входысоединены свторым входом блока ана ФвОднако Из естное устрофство также лиза неиспРавностей, втоРые .входыне обладает достатсчньми Функциональ- чеРез инвертор, а гРУппы третьих, ньии возможностями, поскольку ие обе входов непосредственно соединены сспечивает возможности локализацииНа фиг.1 представлена функционанеисправностей взаимосвязанных уст-йель изобретения - Расширение фун 30 льная схема устройства контроля цифовых блоковф на фиг 2 - схема блокциональных возможностей устройства. Ровых блоков, на фиг.2 - схема блокаПоставленная цель достигается.тем анализа неисправностей; на. Фиг.Зчто в устройство для контроля цифро- вРеменные диаграммы, поясняющие рвых блоков, содержащее элемент Иботу Устройства,формирователь импульсов, мультйплек Устройство содержит мультиплексорсор, сигнальные входы которого под-., 1 сигнальные входы 2 которого являключены к соответствукщим первым вхо- ются входами устройства, формировадаМ всего устройства, а входы управ тель 3 сигналов управления счетчикления - к выходам счетчика, счетный4, Формирователь 5 импульсов, блок бвход которого соединен с выходом фор 4 О памяти, элемент И 7, блок 8 анализамЮователя сигналов управления, вве-, неисправностей, блок памяти в своемдены блок памяти, блок анализа неис- составе содержит дешифратор 9 и ре,гистр 10. Выходы 11 .блока анализаправностей и Формирователь, импульсоэф неисправностей являются вйходамн,первые входы которого соединены свыходами блока памяти, а второй вход 45 ход 12 - выходом обобщенного сигналаподключенк второму выходу формиро", ,аварии, блок 8 анализа неисправностей13 и элемент ИЛИ 14 и в элементов И-НЕ 15. Отдельные узлы устройства ,выполняют следующие ФункцииМультиплексор 1 обеспечивает коммутацию на свой выход сигналов, поступивших на вход, номер которого, соответствует коду, поданному на адресные входы мультиплексора. Адресные входы мультиплексора соединены с соответствующими выходами разрядов счетчика, а выход подключен через форми рователь имплуьсных сигналов к первому входу элемента И 7. Входы 2 мультиплексора 1 являются входами, на которые подаются сигналы контролируемых устройств. 15Формирователь 3 сигналов управления предназначен для обеспечения взаимодействия всех составных частей устройства в необходимой временной последовательности. Формирователь 3 вырабатывает на своем первом выходе счетные импульсы (Фиг.Зь), на своем " втором выходе - сигнал Р.НАЛИЗ (Фиг.Зз),На 3-и выходе - сигнал СБРОС (Фиг.30), и на 4-м выходе - сигнал ПРОВЕРКА (фиг.38 ).Счетчик 4 является обычным счетчиком импульсов Переключение счетчика происходит по переднему Фронту счетных импульсов.Формирователь 5 импульсных сигна- Зо лов обеспечивает формирование кратковременнык импульсов при поступлении на его вход импульсных сигналов ил перепадов логических уровней. Длительности импульсов, вырабатывае мых Формирователем, должны быть меньше длительности ф импульсов сигнала ПРОВЕРКА (Фиг.3). При поступлении на вход Формирователя постоянного логического фОф или ф 1 ф импульсы не 4 О вырабатываются, и на выходе формирователя устанавливается уровень логического "О". Формирователь 5 может быть реализован на основе сочетания диффереицирующих цепей и логических элементов.Дешифратор преобразует входной двоичный код числа в сигнал на его соответствующем выходе.Элемент И 7 является обычньи двухвходовым элементом совпадения одноименных логических уровней, например, уровней "1 ф.Регистр 10 представляет собой в-разрядное ОЗУ с организацией а 1, построенное, например,. на В 8-тригге рах с элементами И на входе. Число а равно числу входов устройства, т.е, числу контролируемых сигналов.Анализатор неисправностей 8 обеспечивает сопоставление поступающих 60 на него с регистра 10 логических уровней, отображакщих исправное (логическая ф 1 ф) или неисправное (логический фОф) состояние выходов взаи 1 мосвязанных контролируемых устройств. А 5 При возникновении неисправности анализаторпутем сопоставления этих уровней вырабатывает сигнал аварии неисправного устройства, локализуя тем самык неисправность, а также формирует обобщенный сигнал авариисовокупности контролируемых устройств.устройство работает сдедующим образом.. Весь цикл работы устройства состоит из двух тактов - такта 1, в котором производится выявление неисправного контролируемого канала, и такта 2, в котором осуществляеся анализ выявленных неисправностей и вырабатываются сигналы аварии неисправных устройствобобщенный сигнал аварии совокупности контролируемас устройств. В начале такта 1 влрабатывается сигнал СБРОС (Фиг.ЗЬ), об-нуляющий все ячейки регистра 10. По первому Фронту счетного импульса (фиг.За) счетчик 4 устанавливается в единицу, цодключая тем салем на выход мультиплексора. 2 первый контролируемый канал.хЕсли канал исправен, то предполагается, что в течение янтервала времени (с .с ) на вход Формировате" ля 5 поступит либо импульсный сигнал, либо перепад логического уровня, которые вызовут появление на выходе Формирователя 5 импульсных сигналов. Эти сигналы поступают на элемент И 7, на второй вход которого поступает сигнал ПРОВЕРКА с Формирователя 3 сигналов управления (Фяг.35 , интервал с ,с) . Поэтому. импульсные сигналы с формирователя 5 пройдут на выход элемента И 7 и поступят на импульсный вход регистра 10, установив в состояние ф 1 ф ячейку регистра, соответствующую номеру проверяемого вданный момент канала. Затеи аналогичным образом проверяется следующий канал, и есля все каналы справны, к окончанию такта 1 все ячейки регистра будут находиться в единичном состоянии. Еся же какой-то канал не-исправен, то в течение времеви проверки этого канала на его выходе импульсных сигналов иля перепадов логических уровней не появится, соответственно не будет импульсных сигналов иа выходе Формирователя 5 ивыходе элемента И 7 и поэтому,соответствующая данному каналу ячейкарегистра останется в нулевом состоянии. Перепад логического уровня, который может возникнуть в момент переключения мультиплексора, вызоветпоявление импульса на выходе формирователя 5, однако на выход элемента И 7 этот импульс не пройдеттак какв момент переключения мультиплексорана второй вход элемента И 7 подаетсязапрещающий логический уровеньПо окончании такта 1 формирователь 3 15-д сформирует на своем выходе уро сигналов управления вырабатывает си- вень логического фО", что и характегнал АНАЛИЗ (фиг,3) и прекращает на Ризует неисправное состояние -го время действия этого сигнала выдачу Устройства. Так как выходные сигналы сигналов ПРОВЕРКА на элемент И 7. всех элементов 15 И-НЕ подаются на Сигнал АНАЛИЗ поступает на блок 8 5 элемент 14 ИЛИ, появление сигнала анализа неисправностей, разрешая его неисправности любого контролируемого работу, Работа этого блока (фиг.2) Устройства обеспечит появление обобпри поступлении сигнала АНАЛИЗ про- щенного сигнала аварии совокупности исходит следующим образом. контролируемых устройств,Входы х; элементов И-НЕ подклю Во втором случае один из ;= 0 и чены к выходам ячеек регистра 10 та- поэтому, несмотря на то, что у; = О, ким образом, что на эти входы пода-на выходе элемента и-не 15- появитются сигналы с таких ячеек регистра, ся уровень логической ф 1", что соотв которых по окончании такта 1 запи- ветствует исправному состоянию 1-го сана информация о наличии или отсут устройства. Сигнал неисправности буствии выходных сигналов тех контро- дет в этом случае выдан для другого лируемцх устройств, сигналы которых устройства, у которого, при наличии являются входными для 1.-го устрой- всех его входных сигналов, выходной ства формирующего иэ этих сигналов сигнал отсутствует. Таким образом,Фсвой выходной сигнал. Состояние это- блок 8 анализа неисправностей (фиг.2, го выхода отображается в соответст-ф в сочетании с другими узлами предловующейячейке регистра 10 в виде ло- .женного устройства обеспечивает расгического уровня у", познавание неисправных устройств изЕсли 1-е устройство исправно, совокупности взаимосвязанных уст= у1 и выходной сигнал инвертора ройств13;х . = О, то на выходе элемента Технико-экономический эффект пред 25И-НЕ 1 -1 в этом случае появится уро- лагаемого устройства заключается в вень логической ф 1 ф, что характери- , возможности обеспечения локализации зует исправное состояние 1-го устрой- неисправностей взаимосвязанных конства. тролируемцх устройств,в то время как. Если при проверке в такте 1 выяв- Ю известное устройство обеспечивает лено отсутствие выходного сигнала только выявление неисправного канала.1-го Устройства, это может быть след- Указанная возможность позволяет ствием либо неисправности -го Уст- восстанавливать работоспособность ройства, либо отсутствия одного из контролируемого объекта без дополего входных сигналов. 35 нительных затрат времени на анализВ первом случае все М, .= 1,у; = О,: данных, поступивших от устройства У; = 1 и, следовательно, элемент И-НЕконтроля.Филиал ППП фПатент", г.Ужгород, ул.Проектная,Тираж 862сударстаенногоам изобретенийсква, Ж, Ра Подписноеомитета СССРоткрытийкая наб., д.4/5