Устройство для определения очередности поступления цифровых сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) И С 06 Р 11/О САНИЕ БРЕТЕНИЯ ТВУ КОМУ СВ АВ ЛЬС(где Кнен с нулевьканала,(54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ОЧЕРЕДНОСТИ ПОСТУПЛЕНИЯ ЦИФРОВЫХ СИГНАЛОВ, содержащее (- 1) каналов, где И - количество цифровых сигналов. причем каждый канал содержит триггер и элемент И, о т л и ч а ю щ ее с я тем, что, с целью расширения класса решаемых задач, в каждый-й канал (где - 1 до ( М - 1) введены сумматор,элементов 2 ИИЛИ, кроме того, в каждый н -й канал, начиная с второго, введены (- 1) триг геров и (- 1) элементов И, причем (+ 1)-й вход устройства соединен с единичными входами всех триггеров -го канала и с первыми входами всех элементов 2 И-ИЛИ ( + 2)-го потенциала,го-го т ор ионн одоедигон стор есформан с ционныйвходом ого СУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ выход К-го элемента 2 И-ИЛИ1 до)-го канала соедим входом К-го триггера -го вторым входом К-го и торым входом (К + 1)-го элемента 2 И-ИЛИ ( + 1)-го канала, третий вход-го элемента 2 И-ИЛИ-го канала соединен с шиной нулевого потенциала, нулевой выход К-го триггера-го канала соединен с первым входом К-го элемента И 1 -го канала, единичный выход (К + 1)-го триггера 1 -го канала соединен с вторым входом К-го элемента И 1 -го канала, второй вход-го элемента И 1 -го канала соединен с шиной нулевого информационный выход каждо канала соединен с информац входом первого операнда су ( + 1)-го канала, выход с)-го канала является инфо1 м выходом устройства, выллемента И 1 -го канала-м разрядом сумматора,го равен К, 1 , первый ивход устройства соединпервого операнда сумматанала.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в устройствах длякодирования временных последовательностей, устройствах для управленияобслуживанием очередей, устройствахклавишного ввода. информации.Известно устройство контроля,содержащее элементы И, ИЛИ и инверторы, служащее для определения сигна Ола, находящегося в очереди первым 11.Недостатком данного устройстваявляется неспособность его определять очередности сигналов, следующихза первым.15Известно многоканальное устройство для обслуживания запросов в порядке поступления, содержащее логические элементы и элементы памяти 121 .Недостатком устройства являетсясложность и нерегулярность структуры.Наиболее близким по техническойсущности к изобретению являетсяустройство для определения очередности поступлениях цифровых сигналов,содержащее триггеры, инверторы,элементы И. При определенной очередности Й сигналов на Н выходах схемыприсутствуют высокие потенциалы,что свидетельствует о правильностиданной очередности,Недостатком известного устройства является неспособность его контролировать все очередности поступления команд.Целью изобретения является расши- З 5рение класса решаемых задач.Поставленная цель достигаетсятем, что в устройство для определения очередности поступления цифровыхсигналов, содержащее ( 8 - 1) каналов, где Й - количество цифровыхсигналов, причем каждый канал содержит первый триггер и первый элементИ, в каждый-й канал (где 1 - ь 1до ( М - 1) введены сумматор,эле 45ментов 2 И-ИЛИ, кроме того, в каждый1-й,канал, начиная с второго, введены (- 1) триггеров и ( ( - 1) элементов И, причем ( 1 + 1)-й вход устройства соединен с единичными входами всех триггеров-го канала и спервыми входами всех элементов 2 ИИЛИ ( 1 + 2)-го канала, выход К-гоэлемента 2 И-ИЛИ ( где К -4 1 до)1-го канала соединен с нулевым входом К-го триггера-го канала, вторым входом К-го и вторым входом(К + 1)-го элемента 2 И-ИЛИ ( 1 + 1)-го канала, третий вход-го элемента 2 И-ИЛИ 1 -го канала соединен с шиной нулевого потенциала, нулевой выход К-го триггера 1-го канала соединен с первым входом К-го элемента И 1-го канала, единичный выход (К+1)- триггера 3 -го канала соединен с вторым входом К-го элемента И 1 -го канала, второй вход и-го элемента И 1-го канала соединен с шиной нулевого потенциала, информационный выход каждого 1 -го канала соединен с информационным входом первого операнда сумматора ( 1 + 1)-го канала, выход сумматора ( К - 1)-го канала является информационным выходом устройства, выход К-го элемента И Ф-го канала соединен с 1 -м разрядом сумматора, вес которого равен К 1, первый инфор мационный вход устройства соединен с входом первого операнда сумматора первого канала.На чертеже представлена схема устройства.Предлагаемое устройство содержит устройства 1.4 контроля очередности двух, трех и четырех сигналов соответственно; элементы 2 ИИЛИ 2.1. 1, 2.2. 1, 2,2.2. Обозначения 2 п.1. указывают, что это г -й элемент, принадлежащий й -му каналу. Устг ройство также содержит Йб -триггеры 3.1, 3,2.1, 3.2.2, элементы И 4; 1, 4.2. 1, 4.2.2, сумматоры 5. 1, 5.2, 5 Н, выход 6 устройства.Входы сумматора 5.1 подключены к входу сигнала А 1 и к выходу элемента И 4,1,1, один вход которого соединен с шиной нулевого потенциала, а второй вход подключен к инверсному выходу 68 -триггера 3.1, 5 -выход которого соединен с входом сигнала А , а 1 -вход подключен к выходу элемента элемента 2 ИИЛИ 2.1.1, И-входы которого соединены с входом сигнала А, а ИЛИ-вход - с входом нулевого потенциала.Выходы сумматора 5,1 соединены с первыми входами сумматора 5.2, к вторым входам которого подключены выходы элементов И 4.2.1, 4.2.2.Входы элемента И 4.2. 1 соединены с инверсным выходом триггера 3,2.1 и прямым выходом триггера 3.2.2. Один вход элемента И 4.2.2 соединен с шиной нулевого потенциала, а второй вход соединен с инверсным выходом триггера 3.2.2. 5 -входы триггеров108 Таблица 1 ОчередностьМ "го АЗ Ц АО НиА сигнала Очередность(М -1)сигнала 5=,5 +4г А 2 А А А 3,2. соединены с входом сигналаА а К -входы - с выходами злеменЭтов 2 И-ИЛИ. 2.2. 1 и 2.2.2 соответственно. Входы И элемента 2.2,1 соединены с шиной сигнала Аг, вход5ИЛИ - с выходом элемента 2 И-ИЛИ 2.1.1.Входы И элемента 2 И-ИЛИ 2.2,2 соединены с входом сигнала Аг и выходомэлемента 2 И-ИЛИ 2.1.1. Вход ИЛИэлемента 2.2.2 соединен с нулевойшиной.Выходы сумматора 5.2 соединены спервыми входами сумматора 5.3, вторые входы которого подключены квыходам элементов И 4,3.1, 4.3.2 и4.3.3. Входы элементов И 4.3.1 подключены к инверсному выходу триггера 3.3.1 и к прямому выходу триггера 3.3,2. Входы элемента И 4.3.2подключены к инверсному выходу триггера 3.3.2 и прямому выходу триггера 3.3.3. Один вход схемы И элемента 4.3,3 соединен с шиной нулевогопотенциала, а второй подключен кинверсному выходу триггера 3.3.3.4. 25б-входы триггеров 3.1.3.2 и 3.3 соединеньг с шиной сигнала А 4, Г -входыподключены к выходам элементов2 И-ИЛИ, 2.3.1, 2.3.2 и 2.3.3 соответственно. Входы И элемента 2.3.1соединены с входом сигнала А 3,вход ИЛИ соединен с выходом элемента 2.2.1. Входы И элемента 2.3.2 .соединены с входом сигнала А 3 и выходом элемента 2.2, а вход ИЛИ под 35ключен к выходу элемента 2.2.2.Входы И элемента 2.3.3 соединены свходом сигнала А и выходом элемента 2.2.2, а вход ИЛИ подключен к шине нулевого потенциала. Выход элементов И 4.1,1, 4.2.1, 4.2.2 4.3.3соединен с входами сумматоров в весами 1, 2. 4, 6, 12 и 18 соответственно. Входу сумматора 5.1, соединенно.му с входом А 1, присвоен вес 1.Рассмотрим работу устройства контроля очередности 2 сигналов 3 . Допустим, сигнал А поступает первым,А 4 - вторыч. Сигналы поступают положительными потенциалами. При поступпении сигнала А на 5 -входе тригге 2ра 3.1 возникает положительный потенциал, а триггер 3.1 устанавливается с состояние "О" нулевым потенциа-лом,. оставшемся на Й -входе. На входе элемента И 4,1.1 сформируется еиг.нал "О", который поступит на второй,вход сумматора 5,1 на первом входе 4796 4сумматора 5.1 присутствует сигнал "1" под воздействием сигнала А. Таким образом, при очередности А 2 А на выоде сумматора 5.1 установится код1. При очередности А 1 Атриггер 3.1 устанавливается в "1 н на обоих входах сумматора 5.1 присутствуют сигналы "1", соответствующие коду б = 2. Устройство контроля очередности 3 сигналов 3 работает следующимсобразом.Если сигнал А 3 приведет первым в очереди, то триггеры 3.2.1 и 3.2.2 сбросятся в "О" нулевыми потенциала,яи с выхода элементов 2 ИИЛИ 2.2.1 и 2.2.2. На выходах элементов И 4.21. н 4.2.2 усгановятся нулевые потенциалы, и выходной код 5 1 равен коду 6 . Приход А 3 вторым в очереди обусловит сброс триггера 3.2.1 в "1", а триггера 3.2.2 - в "О".Выходной код сумматора 5.2 при этом равен 93 = 52 + 2, В случае пос. тупления сигнала А третьим в очереди оба триггера установятся в состояния"1", на выходе элемента 5.2 будет присутствовать "О",. на выходе элемента 4.2.2 - сигнал "1". Выходной код сумматора 5.2 будет равен 5= б + 4. Сказанное илюстрируется табл. 1, где символом и обозначен какой-либо из сигналов А иГ А 2 Работа устройства контроля очередности 4 сигналов 3 поясняется табл, 2.(2) А А 2 А 1 А А 1 А АА А 1 А 1 ААд АА 1 АА 1 А 2 АЗ Таким образом, в основу раооты устройства контроля очередности двух сигналов заложена способность Й.э - триггера (например, из элементов 2 И-НЕ) переходить иэ исходного состояния 1 (й =О;5 =О, Ц =1, Ц = 1) в состояние 2 ( С = 1, ц = 0) 35 или 3 ( Я = О, С = 1) в зависимости от очередности поступления положительных потенциалов на входы 1 и б. В свою очередь, в основе работы устройств контроля очередности 11 4 О сигналов лежит работа М ( Й - 1)2 устройств контроля очередности 2 сигналов. Н( Й - 1) 45Эти устройства сравни 2вают очередность прихода М-го сигнала и групп сочетаний из 2, 2 ( К - 1) сигналов. Группы сочетаний Формируются логическими схемами ,50 2 ИИЛИ из сигналов предыдущего ,младшего устройства контроля очередности, образуя рекурсивную структуру построения схемы.Рассмотрим, как формируется вы ходной сигнал 2 элементов 2.3,2, реа лизующей группы сочеТаний из трехсигналов по два члена Г 2 -Г 2 Р Р Г 2 ), (1)где 1" 2, 12, Г 2, - выходные сигналы элементов 2 ИИЛИ 2.3,2 2.2.2,2.1.1.Для сигналов Г 2и Г 2 можнозаписатьГа,=д,л Гг.",Г 2, =Гг.,ч В (3),где Г 2 ЗА (4)Решая совместно уравнения (1) и(4), получаемГ 2=К,Д 2 ч АА 1 ЧД,Я,Аналогично выводятся выражениядля выходных сигналов остальных,влементов 2 И-ИЛИ.Таким образом, введение в каждыйканал сумматоров с соответствующимисвязями обеспечивает получение навыходе устройства кода, который однозначно указывает на очередностьприхода цифровых сигналов,