Патенты с меткой «многовыходных»

Номер патента: 330453

Опубликовано: 01.01.1972

Автор: Ильичев

МПК: G06F 11/26

Метки: автоматов, исправности, многовыходных, цифровых

...подключаются ко входу триггера 1, выход схемы (2+ 2 п) - ко входу триггера 2 и т. д выход схемы Зи - к выходу триггера п, Выходы триггеров 1 - п подключены ко входу схемы сравнения кодов (1 +Зп), в которой производится сравнение состояний триггеров с вычисленным заранее кодом, соответствующим контрольному тесту и исправной работе контролируемого автомата.Устройство раоотает следующим образом.При проведении контроля на счетные ьходы триггеров 1 - и поступают из контролируемого автомата определенные си пиалы, обусловленные контрольным тестом и про граммой работы автомата и зависящие от его исправности. После первого такта выдач ц информации из автомата триггеры, счетные входы которых подсоединены к тсм выходным шинам автомата, по которым...

Номер патента: 928367

Опубликовано: 15.05.1982

Авторы: Николаев, Храпко, Щербаков

МПК: G06F 11/263

Метки: многовыходных, узлов, цифровых

...цля контроля многовыхоцных цифровьгх узлов.Устройство для контроля цифровых узлов 1 содержит генератор 2 тестов, рещстры 3 спвига; первый и вторые сумРматоры 4 по модулю пва, индикатор 5.Устройство работает слецующим образом,Генератор 2 тестов выдает нв вхоаыпроверяемого узла 1 контрольные последовательности сигналов в вице епиниц инулей.Савиговые регистры 3 в каждом изпроверяемых каналов, охваченные обратнойсвязью через сумматоры 4 по модулюпва и соединенные в кольцо, осуществля-45ют сжатие цифровой последовательности вдвоичный цифровой коа, снимаемый с выходов сумматоров по модулю ава последних каналов. На разрядность регистровне накладываются никакие ограничения,поэтому. они могут соцержать 1-5 разрядов.Индикатор 5 преобразует...

Номер патента: 1019454

Опубликовано: 23.05.1983

Автор: Тарасенко

МПК: G06F 11/22

Метки: многовыходных, узлов, цифровых

...которого подключена к вхо. дам индикатора, выход входного компаратора связан с информационным входом счетчика, управляющий вход которого соединен с выходом блока запуска и первым входом делителя, вто- рой вход которого связан с выходом счетчика, выход делителя подключен к первому входу элемента И-НЕ, второй вход и выход которого соединены со- ответственно с выходом входного компаратора и управляющими входами группы блоков памяти, вход блока за- пуска связан с выходом компэратора кодов, группа входов которого подклю. чена к группе переключателей, группа выходов компаратора кодов соединена ;с соответствующими выходами входных компараторов группы.На фиг, 1 изображена функциональная схема предлагаемого устройства для контроля...

Номер патента: 1076908

Опубликовано: 28.02.1984

Автор: Тарасенко

МПК: G06F 11/22

Метки: многовыходных, узлов, цифровых

...двоичные последовательности от контрольных точек исследуемого цифрового узла поступают 10на первые входы входных компараторов 1 и 2Вторые входы входных компараторов 1 и 2 объединены и подключены к потенциометру 18, с помощьюкоторого устанавливается уровень напряжения, относительно которого разделяется уровень входных сигналовв соответствии с тем типом логических микросхем, которые используютсяв контролируемом узле. Нормированные по выходным уровням двоичныепоследовательности с выходов входных компараторов 2 поступают навходы сумматоров 19 и входы компаратора 9. Регистры 4 сдвига с обратными связями через сумматоры 19 помодулю два образуют группу генераторов псевдослучайной последовательности по числу контролируемых каналов,С...

Номер патента: 1176333

Опубликовано: 30.08.1985

Авторы: Ерохин, Тарасенко

МПК: G06F 11/22

Метки: многовыходных, узлов, цифровых

...работой регист ров 51 и 52 может осуществляться сигналом, поступающим с выхода делителя-формирователя 58.Блок 24 управления регистром сдвига фиг.5) предназначен для возбуждения в регистре 7 сдвига псевдослучайных кодов.Работа блока 24 осуществляется следующим образом.По приходу сигнала начальной установки устройства по входу 33 происходит установка триггеров 72 - 74 в единичное состояние. На выходе 34 устанавливается уровень "1", а на выходе 35 - уровень "0". При нажатии кнопки 75 триггер 72 сбрасывается и разрешает поступление со входа 31 сигналов от генератора 23 через элемент И 76 на выход 35, Одновременно с этим на З -вход триггера 73 выставляется "О" с прямого выхода триггера 72, После прихода первого положительного перепада...

Номер патента: 1246099

Опубликовано: 23.07.1986

Авторы: Заславский, Календарев, Хамилевич, Яшин

МПК: G06F 11/22

Метки: многовыходных, узлов, функционального, цифровых

...И групп 3.1 и 3.2 на (и+ш) информационных входов анализатора 4Вслед за выдачей кода маски блок 5вырабатывает сигнал сдвига, а иэпамяти генератора 1 считываются входные наборы проверяющего теста, которые с выходов генератора 1 подаютсяна входы. проверяемого цифрового узла 6 и одновременно на входы элементов И группы 3.2. С и+ш выходов проверяемого цифрового узла 6 реакция подается на входы элементов И группы 99 23.1. С и+ш выходов групп 3,1 и 3.2 элементов И информация по сигналу сдвига записывается н анализатор 4, преобразуется н сигнатуру и индицируется, Останов считывания тестов из памяти генератора 1 и формирования сигнала сдвига блоком 5 происходит по срезу сигнала "Пуск".Если полученное после прохождения теста значение сигнатуры...

Номер патента: 1277137

Опубликовано: 15.12.1986

Авторы: Калявин, Мазин, Мозгалевский, Щербаков

МПК: G06F 11/263

Метки: блоков, логических, многовыходных

...лагаемом устройстве определяется врем нем Т генерации тестовых воздейст 1вий генератором 2, в то время как в известном усгройстве сигнатура формируется в два этапа, временные затраты 25 на которые определяются временем Т Генерации тестовых воздействий и временем Т переписи состояний регист 2ров сдвига в сигнатурный анализатор,Таким образом, данное устройство позволяет повысить быстродействие при контроле логических блоков в о.раз, т.е.+1 2- Т+Т ТТ1 2 351 Формула изобретения1Устройство для контроля мнОГО - выходных логических блоков, содержа щее генератор тестов, первые выходы которого являются выходами устройст - ва,. и сумматоров по модулю два, пер - вь е входы которых явля 1 отся соответствующими первыми входами устройства, 45 а...

Номер патента: 1345198

Опубликовано: 15.10.1987

Авторы: Календарев, Крюков, Новиков, Смирнов, Шумилов

МПК: G06F 11/26

Метки: логических, многовыходных, элементов

...также через элемент ИЛИ 12 Обеспечивает срабатывание триггера 13 иблока 6 сравнения,Сигнатура с выходов МСА 9 выдает 5ся в блок 15 индикации, результатсравнения сигнатур также вьдается вблок 15.Если на каком-то такте, напримерпри контроле наиболее короткого канала КЛЭ 8, произошло несравнение сигнатур, то блок индикации высвечиваетсигнал "Не годен", а блок 6 сравненияпосредством элемента ИЛИ-НЕ 22 блока2 управления останавливает процессконтроля.Кроме того, контроль останавливается посредством элемента ИЛИ-НЕ 22при появлении "1" на последнем выходегенератора 7 тестов (например, в старшем разряде счетчика),Елок 6 сравнения на фиг,3 обеспечивает сравнение эталонной сигнатурыиз блока 5 памяти и МСА 9 посредствомсхемы 25...

Номер патента: 1566353

Опубликовано: 23.05.1990

Авторы: Дайновский, Подгорский, Фомич, Шмарук, Ярмолик

МПК: G06F 11/22

Метки: многовыходных, узлов, цифровых

...формируемых на выходе 20 блока 17 синхронизации. С а, (К+1)х, Ох Ох х,х,хПолучают системт уравнений1-хг, 1 - х , 1 - х Я х 9 х , 1 - х 91 ххРешив приведенную систему уравнений окончательно имеют С=1111.Подобным образом определяются значения эталонных структур для остальных последовательностей 24,2,7,ь,Еи 2, для которых получают, =0100 С 4 =101 ОЫ .=1011 С=1100- 1.Ь -0100 Ь 7-000ц,=000 С,=110Значения эталонных последовательностей С, х=1,8, имеющих такую жеразрядность, как и эталонные сигнатуры Б, записываются на регистрыз Еф Еь 76 20 1 1 0 О 0 0 О1 0 1 0 1 О 0 12 1 1 0 О 1 1 13 0 1 0 1 0 1 1В последние четыре такта на входыблока 9 поступают последовательности,полученные как сумма по модулю два Процедура сложения по модулю два...