Архив за 1985 год

Номер патента: 1149237

Опубликовано: 07.04.1985

Авторы: Антоненко, Ярощук

МПК: G06F 3/02

Метки: ввода, информации

...и второго счетчиков,выходы дешифратора через блок коммутационных элементов соединены с информационными входами коммутатора,адресные входы которого соединеныс выходами второго счетчика, введен второй элемент ИЛИ, входы которого соединены с одними выходамиблока коммутационных элементов, авыход - с одним из входов первогоэлемента ИЛИ и одним из входовпредварительной установки .второгосчетчика, другие выходы блока коммутационных элементов соединены сдругими входами первого элементаИЛИ, выход которого соединен с входом управлекия второго счетчика,другие входы предварительной установки которого соединены с общей шиной.На чертеже приведена функциональная схема устройства.Устройство содержит генератор 1,первый, третий и второй элементыИ...

Номер патента: 1149238

Опубликовано: 07.04.1985

Авторы: Долятовский, Проселков, Радзиковский

МПК: G06F 3/02

Метки: ввода, информации

...регистр предназначен для 38оперативного запоминания кода символа вводимой информации.Формирователь 12 задает режим записи или чтения блоку 3 оперативной памяти.Блок 6 индикации служит для отображения поступающей на его вход информации и сигнализации об обнаруженной ошибке.Сдвиговый регистр 10 служит для выбора режима ввода информации - однократный или двойной набор в зависимости от кода числа, записанного в регистр и сдвигаемого на один разряд по мере поступления команды конца строки от второго блока сравнения.Блок 11 запрета служит для управления работой формирователя по сигналам сдвигового регистра и может быть выполнен по известной схеме логического элемента запрета.Элемент 22 индикации служит для отображения признака...

Номер патента: 1149239

Опубликовано: 07.04.1985

Автор: Карцев

МПК: G06F 13/00

Метки: информацией, обмена

...блока команди операндов, вторая группа командных выходов блока выборки команд иэпамяти соединена с разрешающими входами блоков управления интерфейсомгруппы, выходы управления интерфессом и адресные выходы которых соединены соответственно с управляющимивходами интерфейсных блоков группыи группой входов блока управления . 10буферной памятью данных, первая ивторая группы выходов которого соединены соответственно с группой адресных входов буферной памяти данных иразрешающими входами интерфейсныхблоков группы, причем блок формирования управляющих сигналов содержитузел фиксации команды, два коммутатора, регистр маски прерывания, регистр сигналов управления, группу 20элементов И-ИЛИ и группу формирователей параметров сигналов, причемгруппа...

Номер патента: 1149240

Опубликовано: 07.04.1985

Авторы: Ершов, Захватов, Кольцова, Пшеничников, Соловской

МПК: G06F 13/00

Метки: ввода-вывода, процессор

...режима вычислительной системы.Целью изобретения является повышение производительности процессора ввода-вывода в режиме передачи инФормации между двуми областями оперативной памяти.Поставленная цель достигается тем, что в процессор ввода-вывода введены седьмой дешифратор, одиннадцатый и двенадцатый триггеры, причем первый вход одиннадцатого триггерасоединен с выходом блока управления,второй выход первого блока регистровсоединен через седьмой дешифратор свходом двенадцатого триггера, выходкоторого. соединен с вторым входом 5одиннадцатого триггера, выход которого соединен с восьмым входом каждогоблока обмена группы, при этом п блоков обмена объединены попарно в Кгрупп (где К = и/2), причем третий, 10четвертый, пятый и шестой...

Номер патента: 1149241

Опубликовано: 07.04.1985

Авторы: Друз, Рукоданов

МПК: G06F 13/00

Метки: ввода, датчиков, информации

...элементов ИЛИ группы, выходы элементовЗАПРЕТ соединены с первыми входамисоответствующих элементов И группы,выход каждого элемента ИЛИ группысоединен с инверсным входом соответствующего элемента ЗАПРЕТ и вторымвходом последукицего элемента ИЛИгруппы, первый выход регистра соеди нен с инверсным входом первого элемента ЗАПРЕТ, вторым входом первогоэлемента ИЛИ группы и первым входомпервого элемента И, выход последнегоэлемента ИЛИ группы соединен с третьимвходом второго элемента И, выход генератора импульсов соединен с первыми входами второго и третьего элементов И,выход второго элемента Исоединен со счетным входом счетчика, 50 выходи которого соединены с входамидешифратора, выходы которого соединеныс вторым входом первого элемента Ии...

Номер патента: 1149242

Опубликовано: 07.04.1985

Авторы: Сиренко, Тугаенко, Шершнев

МПК: G06F 3/05

Метки: анализа, аналоговых, многоканальная, процессов, регистрации, формы

...И соединен с вторым входом элемента ИЛИ-НЕ, выход первого триггера соединен с входом генератора тактовых импульсов, выход одновибратора каждого блока формирования частот дискретизации соединен с соответствующим входом коммутатора, выход первого элемента НЕ подключен к соответствующему входу первого элемента И, второй вход третьего элемента И соединен с выходом пятого триггера, третий вход третьего элемента И н вход первого элемента НЕ подключены к выходу первого элемента И-НЕ, выход второго элемента И-НЕ25 соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом четвертого триггера, выход третьего элемента И-НЕ соединен с первым входом первого30 элемента И-НЕ, второй вход которого, вход первого элемента...

Номер патента: 1149243

Опубликовано: 07.04.1985

Авторы: Иванов, Чулошников

МПК: G06F 5/00

Метки: двоично, двоичного, десятичный, кода, реверсивный

...5 импульсов опрашивает старший разряд двоичного регистра 1. При единичном значении разряда сигнал поступает на вход шифратора 2 десятичных эквивалентов, с выходов которого десятичный эквивалент старшего разряда заносится в двоично-десятичный сумматор 3. Следующий импульс с второго выхода распределителя 5 импульсов опрашивает следующий разряд регистра 1 и при наличии в нем единицы сигнал с выхода элемента И из группы 15 поступает на вход шифратора 2 десятичных эквивалентов. С выходов последнего десятичный эквивалент второго разряда поступает в сумматор 3, где суммируется с предыдущим значением и т.д. После опроса всех разрядов импульс с выхода распределителя 5 выключает генератор импульсов. Результат преобразования двоичного...

Номер патента: 1149244

Опубликовано: 07.04.1985

Авторы: Артюхов, Шалыто

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...выход элемента НЕРАВНОЗНАЧНОСТЬ 2 соединен свыходом б модуля,Упрощение настройки модуля достигается за счет использования следующих соотношений+ 1, Б (10)где а = 2 1 2К :К +К 1- ранг функцииГ, равный числу единиц в 15столбце значений ее таблицы истинностиБ, - сложность на 2 Остройки данного модуля;8 - сложность настройки известного уст. 25 ройства.Наличие соотношения (1) гарантирует то, что если имеется схема, построенная на известных модулях, то при замене их в этой схеме предлагае- ЗО мыми модулями суммарная сложность настройки по крайней мере не увеличивается. Соотношения (2) - (6) использу ются в случае, если их применение обеспечивает уменьшение сложности настройки.Соотношения (1) - (4) применяются в случае, если удается...

Номер патента: 1149245

Опубликовано: 07.04.1985

Автор: Волощенко

МПК: G06F 7/38

Метки: вычислительное, матричное

...соответствующих корректирующих ячеек столбца, вторыевходы, третьи выходы и третьи входыкоторых соединены соответственно свторыми выходами, первыми входамисоответствующих ячеек первого столбца матрицы и вторыми выходами соответствук 4 цих узлов настройки столбца, второй вход ш-го узла настройкистолбца соединен с выходом ш-гоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы,третьи входы узлов настройки группыподключены к третьей группе информационных входов устройства, третийвыход ш-го узла настройки столбцаподключен к четвертому входу 1-ойячейки ш-го столбца матрицы (1=ш+1,ш+2Н), четвертый и пятый входывсех узлов настройки соединен соответственно со вторым и третьим входами задания режима устройства:, четвертые входы всех корректирующихячеек подключены к...

Номер патента: 1149246

Опубликовано: 07.04.1985

Авторы: Букатин, Фетюкова

МПК: G06F 7/50

Метки: единиц, количества, подсчета

...выходы 11 и 12 суммирующего узла,Устройство работает следующимобразом.На входной регистр 1 (Фиг. 1)помещается двоичное число, в котором (или в заданных группах которо"го) требуется подсчитать количество единиц. С выходов входного регистра 1 информация поступает навходы преобразователей 2 двоичного кода в код количества единиц,с выходов которых полученные кодыколичества единиц поступают на суммирующие узлы 3.1 первого яруса,Результат, полученный на выходе12 суммирующего узла 3,1 2-го яруса, является одним из слагаемыхдля суммирующего узла 3(01) К"гояруса, где К = 2, , Хор в.При требонании Формирования результирующих сумм единиц в группахзаданной длины только в младшихразрядах аналогичных групп разрядоввыходного регистра 4...

Номер патента: 1149247

Опубликовано: 07.04.1985

Авторы: Аспидов, Кириллов, Огороднов, Селетников

МПК: G06F 7/50

Метки: сумматор, четверичный

...элемента РАВНОЗНАЧНОСТЬсоединен с входом прямого значениямладшего разряда, первого слагаемого четвертичного сумматора.Сумматор содержит также дополнительно восемь элементов РАВНОЗНАЧНОСТЬ и четыре элемента И 2,Недостатком известного сумматора является сложность конструкции,выражающаяся в большом числв логических элементов,Цель изобретения - упрощениечетверичного сумматораПоставленная цель достигаетсятем, что четверичный сумматор, со"держащий три элемента РАВНОЗНАЧ-НОСТЬ и элемент И, причем первый .вход первого элемента РАВНОЗНАЧНОСТЬсоединен с входом инверсного зна"чения младшего разряда первогослагаемого четвертичного еуиматора,второй вход соединен с входом прямого значения младшего разряда второго слагаемого, а третий вход -...

Номер патента: 1149248

Опубликовано: 07.04.1985

Автор: Криворучко

МПК: G06F 7/50

Метки: последовательный, сумматор

...одноразрядного сумматора и с выходом переноса последовательного сумматора, второй вход одноразрядного сумматорасоединен с входом второго слагаемого последовательного сумматора,второй вход первого элемента И через второй элемент НЕ подключен кшине окончания суммирования последовательного сумматора.На чертеже представлена функциональная схема последовательного сумматора.Сумматор содержит одноразрядныйсумматор 1, элементы И 2 и 3, элемент ИЛИ 4, элемент НЕ 5, регистрсдвига, содержащий в каждом разряде П-триггер 6, элементы И 7-9,элемент ИЛИ 10 и элемент НЕ 11. Сумматор содержит также элемент И 12и элемент НЕ 13.Сумматор имеет входы 14 и 15 первого и второго слагаемых, шину 16разрешения приема первого слагаемого, тактовую шину 17 и...

Номер патента: 1149249

Опубликовано: 07.04.1985

Авторы: Быков, Гусаков, Корягин, Эзерин

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...р.-типа, а затворы соединены соответственно с входами первого и второго слагаемых сумматора, сток шестого МДП-транзистора р -типа соединен со стоком седьмого ИЦП-транзистора р -типа и с истоком восьмого МДП-транзистора р-типа,затвор которого соединен с входомпервого слагаемого сумматора, а стокподключен к стоку девятого МДП-транзистора р -типа и второго МДП-транзистора ь -типа и соединен синверсным выходом суммы сумматора,затворы седьмого и восьмого МДПтранзисторов р-типа соединенысоответственно с входами второгои первого слагаемых сумматора,исток седьмого МДП-транзисторар-тнпа соединен с истоком девятогои со стоком десятого ИДП-транзисторов р -типа, затвор шестого 1 ЯПтранзистора р -типа соединен сзатвором девятого...

Номер патента: 1149250

Опубликовано: 07.04.1985

Автор: Комаров

МПК: G06F 7/52

Метки: множительное

...входами блока памяти, выходыкоторого соединены с входами регистра 3 произведения, а также группу 8элементов ИЛИ, причем в старшихвыходов первой и второй групп коммутатора 5 соединены соответственнос входами дешифратора 7, выходыгрупп которого соединены с входамисоответствующих групп 8 элементовИЛИ, выходы которых соединены с соответствующими управляющими входамиблока 4 памяти,Множительное устройство работаетследующим образом.1149250 4фиг. 2 - приведены значения СЗР Хи У , что позволяет провести однозначную идентификацию номера массива путем анализа СЗР Х5 Результаты этого анализа приведеныв таблице. Графа 1 этой таблицысоответствует двум СЗР, которые подаются на первую группу входов дешифратора 7 с весами "один"Ю и "два". Графа 2...

Номер патента: 1149251

Опубликовано: 07.04.1985

Авторы: Лисник, Пухов, Стасюк

МПК: G06F 7/544

Метки: вычислитель, гиперболических, матричный, функций

...входами первой и второй групп входов формирователя, а выходы третьей и четвертой групп соединены соответствен- З 5 но с управляющим входом формйрователя и выходами элементов НЕ, входыкоторых подключены к управляющемувходу формирователя.На фиг. 1 представлена схема 40 матричного вычислителя гиперболических функций для случая, когда и = 3;на Фиг. 2 - схема первого формирователя кодов; на Фиг. 3 - схема второго формирователя кодов для случая, 45когда й = 6.Матричный вычислитель гиперболических функций (фиг. 1) содержитсумматоры 1 матрицы, вычитатель 2,два формирователя 3 начальных значений, вход 4, первый 5, второй 6,третий 7 и четвертый 8 выходы, сумматор 9.формирователи начальных значений (фиг, 2 и 3) содержат элементы55НЕ 10.Матричный...

Номер патента: 1149252

Опубликовано: 07.04.1985

Авторы: Знаменский, Симикин

МПК: G06F 7/58

Метки: блужданий, генератор, дискретных, одномерных, случайных

...кодов блок 2 "Пуск", блок 3 ключей, счетчик 4, реверсивный счетчик 5, дешифраторы б и 7, счетчики 8 и 9, элемент ИЛИ 10, счетчик 11, дешифратор 12, элемент И 13, счетчик 14.Генератор работает следующим образом.Управляемый генератор 1 случайных последовательностей кодов генерирует три последовательности импульсов: регулярную последовательность тактовых импульсов (выход 3) и две независимые случайные последовательности (выходы 1 и 2), импульсы которых появляются одновременно с тактовыми. Вероятности появления импульсов случайных последовательностей могут независимо устанавливаться в пределах от 0 до 1. После включения блока 3 ключей с помощью блока 2 "Пуск" случайные последовательности импульсов с выходов 1 и 2 генератора 1 поступают на...

Номер патента: 1149253

Опубликовано: 07.04.1985

Авторы: Кириллов, Пешков, Скворцов

МПК: G06F 7/68

Метки: варианты, его, код, умножения, частоты

...благодаря обеспечению разделения во времени момента переходного процесса в счетчике3 1149и записи кода в регистр при появлении выходного импульса.Поставленная цель достигаетсятем, что в устройство для умножениячастоты на код, содержащее генератор 5тактовых импульсов, делитель частоты, счетчик, регистр, управляемыйделитель и формирователь импульсов,вход которого соединен с информационным входом устройства, а первый Ювыход - со входами сброса делителячастоты и счетчика, выходы которогосоединены с информационными входами1регистра, выходы которого соединены сс информационными входами управляющего делителя, выход которого подключен к выходу устройства, тактовый вход управляемого делителя соединен с тактовьаю входом делителячастоты и...

Номер патента: 1149254

Опубликовано: 07.04.1985

Автор: Коляда

МПК: G06F 7/72

Метки: классов, остаточных, системе, умножения, чисел

..., гдекй,щ, , в 1, - модули системы счисления), невозможность работы с числами разных знаков, а также с целыми числами,Целью изобретения является повышение быстродействия и расширениефункциональных возможностей устройства путем обеспечения возможностиработы с числами различных знаков.Поставленная цель достигаетсяза счет того, что устройство дляумножения чисел в системе остаточных классов, содержащее регистрыкодов первого и второго операндов,блок модульных умножителей по основаниям е , е системы счисления, формирователь ранга и регистр .кода старшей части произведения,выход которого соединен с соответствующим выходом устройства, выходырегистров кодов первого и второгооперандов подключены ко входамблока модульных умножителей по основаниям...

Номер патента: 1149255

Опубликовано: 07.04.1985

Авторы: Васильев, Кублановский

МПК: G05B 19/418

Метки: измерительной, многоканальной, системой

...присоединенных датчиков.Начальный и конечный адрес этой группы датчиков выдает ЭВМ. Изменениечастоты опроса определенного количества датчиков требует соответ-ствующего быстродействия ЭВМ,Цель изобретения - повышение быстродействия.Поставленная цель достигаетсятем, что в устройство, содержащееблок управления, счетчик адресов,регистр команд, выходы разрядов которого соединены соответственно свходами дешифратора команд, управляю щие выходы которого соединены соответственно с разрешающими входамикоммутаторов каналов, информационныевходы которых являются информацион.ными входами устройства, а выходысоединены соответственно с входамиэлемента ИЛИ, первый выход блока управления соединен со счетным входомсчетчика адресов, первый тактовыйвход...

Номер патента: 1149256

Опубликовано: 07.04.1985

Авторы: Азизбеков, Попов

МПК: G06F 9/50

Метки: адреса, идентификации, магистрального, модуля

...и-й разрядными входами (и - разрядность адреса)группы адресных входов устройства,а выход компаратора является выходом выборки устройства, дополнительно введены триггер, три элемента И, два элемента И-НЕ и коммутатор, группа выходов которого является группой информационных выходов устройства, первая группа информационных входов коммутатора соединена с групп."й информационных выходов регистра адреса, вторая группа информационных входов коммутатора является второй группой входовданных устройства, управляющийвход коммутатора соединен с (и+1)-ымразрядным входом группы адресных входов устройства, а разрешающий входкоммутатора соединен с инверснымвходом первого элемента И и с выходом первого элемента И-НЕ, первыйвход которого является входом...

Номер патента: 1149257

Опубликовано: 07.04.1985

Авторы: Булкин, Веревкин, Лачугин, Петрунек, Роздобара

МПК: G06F 9/36

Метки: выборки, команд

...тактовые входы 16 и 17 устройства,сигнальные выходы 18 и 19 устройства, а;ресные выходы 20 и 21 устройства,Счетчикии 2 предназначены длясчета младшей и старшей части адреса очередной команды, выбираемойиз блока 3 памяти и образуют единыйсчетчик команд. Блок 3 памяти предна "значен для хранения команд. Блок 4предназначен для промежуточного хранения команд, выбираемых из блока 3памяти, и представляет собой быстродействующий блок памяти, имеющий раздельные входы записи и считывания. Счетчик 5 предназначен для счета адреса команды, выбираемой изблока 4.Элемент И 6 предназначен для фор.мирования сигналов заполнения блока4 при наличии тактовых сигналов свхода 16 и отсутствии запрета стриггера 9. Элемент И 7 предназначен для...

Номер патента: 1149258

Опубликовано: 07.04.1985

Автор: Омаров

МПК: G06F 9/50

Метки: запросов, многоканальное, обслуживания

...устройства, выход второго элемента ИЛИ соединен с тактовым входом выходного регистра, каждый выход входного регистра соединен с первьп 4 и входами элементов И первой пары одноименногоканала, выход первого элемеита ИЛИпоследнего канала соединен через 30 первый элемент НЕ со вторыми входа" ми вторых элементов И своего и предццущих каналов, выходы нечетных элементов ИЛИ, начиная с третьего, последнего канала соединены с первыми входами четных элементов И, начиная с четвертого, своего н предыдущих каналов, выход нечетного элемента И каждого канала соединен с первым входом одноименного нечетного элемента ИЛИ следующего кана1149 ла, вторые входы нечетных элементов ИЛИ каналов, начиная со второго соединены с выходами нечетных элементов И...

Номер патента: 1149259

Опубликовано: 07.04.1985

Автор: Гедрикас

МПК: G06F 9/50

Метки: переменного, приоритета

...запросов, выходы элементов И первой группы соединены с входами второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены соответственно с единичным входом и вторым входом сброса триггера, выход которого соединен с входом запуска генератора импульсов, выход которого соединен с тактовым входом буферного регистра и через элемент задержки - с третьими входами элементов И первой группы, группа кодовых входов устройства и группа адресных входов устройства соединены соответственно,с группой информационных входов и с группой входов адреса записи блока памяти, группа выходов выходного регистра является группой выходов устройства.На фиг. 1 приведена структурная схема устройства; на фиг 2 - временная диаграмма работы устройства....

Номер патента: 1149260

Опубликовано: 07.04.1985

Автор: Музыченко

МПК: H03M 13/03

Метки: весом, коде, обнаружения, ошибок, параллельном, постоянным, разрядном

...установки счетчика импульсовпо модулю (К+1), единичный вьвсодКБ-триггера (и+1)-го разряда распре.делителя импульсов соединен спервым информационныс входом блока син.хронизации, вьпсод элемента ИЛИ соединен со счетным входом счетчикаимпульсов по модулю (К+1), выходыкоторого, соответствующие весам Ки (К+1), соединены соответственнос информационным входом триггера ивторым информационным входом блокасинхронизации, выход триггера является выходом контроля устройства. На фиг, 1 дана структурная схема предлагаемого устройства для общего случая; на фиг. 2 к 3 - схемы коммутаторов. Предлагаемое устройство содержитсчетчик 1 импульсов ло модулю(К+1), элемент ИЛИ 2триггер 3,блок 4 синхронизации генератор 5тактовых импульсов, разряды...

Номер патента: 1149261

Опубликовано: 07.04.1985

Автор: Ткаченко

МПК: H03M 13/53

Метки: кодов, оптимальных, фибоначчи

...начиная со старших разрядов, предназна149261 6блока 2 фиксации сбоев, выходов элементов И 3 и 4 и единичных выходовтриггеров 1. 1 и 1,2 регистра. Информационные входы 8 устройства пред 5 назначены для записи параллельнымобразом в триггеры . 1-1. 12 регистраоптимального иэображения кода. Установочный вход 9 устройства необходимдля установки триггеров 1.1-1,12 ре О гистра в исходное нулевое состояние.Устройство работает следующим образом. В исходном состоянии после подачи 15 на установочный вход 9 устройстваединичного сигнала триггеры 1. 1-1. 12 устанавливаются в нулевое состояние.Предположим, что в регистре необходимо хранить код числа 9, представ ленного в оптимальной форме оптимального 2-го када Фибоначчи. Из соотношения (1)...

Номер патента: 1149262

Опубликовано: 07.04.1985

Авторы: Ключко, Ткаченко

МПК: H03M 13/53

Метки: кодов, фибоначчи

...информационный вход 17 блока 3 Формирования переноса,В состав блока 2 фиксации сбоев(фиг.2) входят элементы ИЛИ 18 и эле"мент., И 19.В состав блока 3 формирования переноса (фиг,3) входят пятивходовойэлемент ИЛИ 20, элемент И 21, формирователь 22 импульсов и элементИЛИ 23.Выходы элементов И 19 каждогоблока фиксации .сбоев совместно о выходами триггеров 1.1 и 1.2 триггерного регистра соединены с соответствующими входами элемента ИЛИ 4, выход которого является выходом неисправности устройства, Единичныевыходы триггеров триггерного регистра являются выходами группы информационных выходов устройства. Единичный выход каждого з-го триггера регистра, где 1 в ; (р+1)р и, соединенс вторым входом элемента И 19(-р)-го блока фиксации сбоев иК-м...

Номер патента: 1149263

Опубликовано: 07.04.1985

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G06F 11/08

Метки: исправления, обнаружения, ошибок

...информации, группа корректиру.ющих входов которого соединена с выходами дешифратора, выход блока кор-.рекции информации является информационным выходом устройства, содержит формирователь синдрома, содержащий шесть узлов свертки по модулю 50два, блок обнаружения четного числаошибок, содержащий сумматор по модулю два, элемент И-НЕ и элемент И,причем входы элемента И соединенысоответственно с инверсным выходом 55сумматора по модулю два и выходомэлемента И-НЕ, блок обнаружения ложной коррекции, содержащий пять влементов И-НЕ, причем выходы первого, второго, третьего и четвертого элементов И-НЕ, соединены с соответствующими входами пятого элемента И-НЕ, и элемент ИЛИ, причем входы первого узла свертки по модулю два формирователя синдрома...

Номер патента: 1149264

Опубликовано: 07.04.1985

Авторы: Дергачева, Иващенко

МПК: G06F 11/18

Метки: адаптивное, резервированное

...выходом элемента И, выход которого соединен са вторым выходомблока.На чертеже приведена блок-схемаустройства.Устройство состоит из резервируемых блоков 1, блоков 2 контроля ииндикации, элементов ИЛИ 3 и 4, двоичного реверсивного счетчика 5,порогового элемента б и выхода 7.Каждый блок 2 состоит из элемента НЕРАВНОЗНАЧНОСТЬ 8, элементаНЕ 9, элемента 10 задержки, элемента И 11, дифференцируюи 1 их элементов 12 и 13, триггера 14 и элемента15 индикации.Счетчик 5 представляет собой операционный элемент, обеспечивающийхранение слова информации и выполнение над ним микрооперации ечета.Иикрооперация счета состоит в изменении значения слова (состояния),Импульсы, поступающие на первыйвход счетчика, суммируются с содержимым счетчика...

Номер патента: 1149265

Опубликовано: 07.04.1985

Авторы: Коробцов, Павленко

МПК: G06F 11/26

Метки: блоков, диагностики, дискретных, тестов, формирования

...третьего элемента И блока управления, установочные входы счетчикаи регистра, первые входы установкив "0" первого и второго триггероввсех узлов контроля объединены и являются входом сброса устройства, вкаждом узле контроля выходы первогои второго элементов НЕ соединены с 50первыми входами сбответственно первого и второго элементов И, выходыкоторых соединены с единичнымивходами соответственно первого и второго триггеров, единичные выходыкоторых соединены соответстненно спервьии и вторыми входами двух формиронателей импульсон, вторые входы установки в "0" первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов И каждого узла контроля объединены со входами второго и первого...

Номер патента: 1149266

Опубликовано: 07.04.1985

Авторы: Деркунская, Зинченко, Тарасенко

МПК: G06F 11/26

Метки: блоков, логических

...первый выход которого подключен к входу блока 10, а первый, третий, четвертый и пятый входы - соответственно к выходу элемента 13, второму выходу регистра 8 11 "го генератора, шестому выходу блока 2, седьмому выходу блока 2, выходы блока 12 соединены с третьими входами сумматоров 4,Блок 2 управления содержит элемент НЕ 14, первый 15 и второй 16 элементы ИЛИ, второй 17, первый 18, третий 19, и четвертый 20 элементы И, первый элемент 21 задержки, второй элемент 22 задержки, первый 23, второй 24 и третий 25 счетчики, пер" вый 26, второй 2 и третий 28 переключатели, первый 29, второй 30, третий 31 и четвертый 32 триггеры и блок 33 индикации, при этом первый и второй выходы переключателей 26 и 27 подключены соответственно к первым и вторым...