Многоканальная система для анализа формы и регистрации аналоговых процессов

(Бц С 06 Р 3/05 15/ РЕТЕНВУ Т ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ И К АВТОРСКОМУ СВИДЕ(71) Институт электродинамики АН Украинской ССР и Специальное конструкторское технологическое бюро Института электродинамики АН Украинской ССР(56) 1. Соколов М.П. Применение автоматических устройств в физическомэксперименте. М., 1969, с. 290.2. Авторское свидетельство СССРВ 951146, кл. 6 01 К 13/02, 1980(54)(57) 1. МНОГОКАНАЛЬНАЯ СИСТЕМАДЛЯ АНАЛИЗА ФОРМЫ И РЕГИСТРАЦИИ АНАЛОГОВЫХ ПРОЦЕССОВ, содержащая в каждом канале усилитель, выход которогоподключен к информационному входуаналого-цифрового преобразователя,выход которого соединен с входом запоминающего блока, входы усилителейявляются информационными входами системы, вход запуска каждого аналогоцифрового преобразователя соединен свыходом коммутатора, о т л и ч а ющ а я с я тем, что, с целью расширения ее функциональных возможностейпутем оперативного установления частот дискретизации на заданных участках периода регистрации и повышенияпроизводительности, в нее введеныблок ввода программ, блок заданиярежимов, дешифратор команд, формирователь импульса сброса, мультиплексор, регистр номера канала, формирователь одиночных импульсов, элементИЛИ, первый, второй и третий триггерь первый и второй элементы И, элементИЛИ-НЕ, генератор тактовых импульсови блоки формирования частот дискретизации, каждый из которых имеет первый и второй запоминающие узлы, счетчик адреса, распределитель импульсов,дешифратор конца программы, первыйи второй реверсивные счетчики, одновибратор, четвертый и пятый триггеры,третий, четвертый, пятый и шестойэлементы И, первый, второй и третийэлементы И-НЕ, первьй, второй и третий элементы НЕ, первый и второй элементы задержки, причем установочныевходы первого, второго н третьего триг"геров соединены с выходом элементаИЛИ, выход первого элемента И соединен с первым входом второго элементаИ и с разрешающим входом блока ввода Спрограмм, входы данных которого являются входами данных системы, сикх- Еронизирующие входы .и выход являютсясинхронизирующими входами и выходомсистемы, вход блокировки подключен ффк управляющему блокировкой выходу 4 ЬВблока задания режимов, первые инфор- фФмационные выходы блока ввода программ Юи блока задания режимов соединены с Фьинформационными входами регистра но- Ь 9мера канала, первого и второго .запоминающих узлов и счетчика адреса,вторые информационные выходы блокаввода программ и блока задания режимов соединены с информационными файфвходами дешифратора команд, выход номера канала которого подключен к управляющему входу записи регистра номера канала, каждый выход разрешениязаписи которого подключен к тактовому входу распределителя импульсов1149242 г ф Составитель А. Жереноедактор Т. Кугрьппева Техред С,Мигунова Мус рект 34 Тираж 710 Под ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., сное аказ иал ППП "Патент", г. Ужгород, ул, Проектная, 4смеветствующего блока формирования мстот дискретизации, установочные щюды распределителя импульсов, ечетчика адреса, четвертого триггера, шервого и второго реверсивных счетчиков соединены с выходом элемента ИПИ, выход элемента ИЛИ-НЕ подключен к единичному входу первого триггера, к единичному входу четвертого триггера, к единичному и нулевому входам пятого триггера, тактовый вход которого и первый вход третьего элемента И соединены с выходом генератора тактовых импульсов, выход второго триггера подключен к первому входу четвертого элемента И, выход которого соединен со счетным входом первого реверсивного счетчика, выходы разрядов регистра номера канала соединены с адресным входом мультиплексора, информационные входы которого соединены соответственно с выходами усилителей, выход мультиплексора подключен к входу формирователя одиночных импульсов, выход которого соединен с нулевым входом второго триггера, единичный вход которого соединен с выходом предварительного запуска дешифратора команд, выходы внешнего запуска, пуска, останова и сброса которого соединены соответственно с единичным входом третьего триггера, с первым входом элемента ИЛИ-НЕ, с нулевым. входом первого триггера и с первым входом элемента ИЛИ, второй вход которого соединен с выходом формирователя импульса сброса, второй вход второго злемен" та И соединен с входом внешнего запуска системы, третий вход подключен к выходу третьего триггера, выход второго элемента И соединен с вторым входом элемента ИЛИ-НЕ, выход первого триггера соединен с входом генератора тактовых импульсов, выход одновибратора блока формирования частот дискретизации соединен с соответствующим входом коммутатора, выход первого элементаНЕ подключен к соответствующему входу первого элемента И, второй вход третьего эле-,мента И соединен с выходом пятоготриггера, третий вход третьего элемента И и вход первого элемента НЕ подключен к выходу первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первым входом третьего элемента И"НЕ, второй вход которого соединен с выходом четвертого триггера, выход третьего элемента И-НЕ соединен с первым входом первого элемента И"НЕ, второй вход которого,вход первого элемента:.задержки исчетный вход счетчика адреса соединены с выходом переноса первого ре-версивного счетчика, выход пятогоэлемента И соединен с тактовым входом второго реверсивного счетчика,выход шестого элемента И соединен стактовым входом первого реверсивногосчетчика, информационный вход которого и информационный вход дешифратораконца программы соединены с выходомпервого запоминающего узла, выходдешифратора конца программы подключен к первому входу второго элементаИ-НЕ.и к входу второго элемента НЕ,выход которого соединен с вторымвходом четвертого элемента И и с первым входом шестого элемента И, второйвход которого соединен с выходомпервого элемента задержки, третийвход шестого элемента И, счетныйвход второго реверсивного счетчикаи первый вход пятого элемента И подключены к выходу третьего элементаИ, второй вход пятого элемента И соединен с выходом второго элементазадержки, вход которого, третий входчетвертого элемента И, входы одновибратора и третьего элемента НЕ соединены с выходом переноса второго реверсивного счетчика, выход третьегоэлемента НЕ соединен с вторым входомвторого элемента И-НЕ, выходы разрядов счетчика адреса подключены кадресным входам первого и второго запоминающих узлов, тактовый вход счетчика адреса, первого и второго запоминаацих узлов соединены соответственно с первым, вторым и третьимвыходами распределителя импульсов,выход второго запоминающего узлаподключен к информационному входувторого реверсивного счетчика,2, Система по п. 1, о т л и ч а ющ а я с я тем, что блок ввода про-ъграмм содержит элементы И, ИЛИ, задержки, схемы сравнения, триггеры,регистр команд, регистр адреса исогласующие элементы, причем информационные входы с первого по шестнадцатый согласующих элементов являютсявходами дайных. блока, выходы согласующих элементов с первого по четвертый подключены соответственно к ин,формационным входам регистра команд,информационные входы согласующихэлементов с семнадцатого по двадцатьпервый являются синхронизирующимивходами блока, выход двадцать вто"рого согласующего элемента являетсясинхронизирующим выходом блока, выход двадцать третьего согласующегоэлемента соединен с информационнымвходом шестнадцатого согласующегоэлемента, вход блокировки блока соединен с разрешающими входами согла"сующих элементов с пятого по шестнадцатый и двадцать первого, с первымивходами первого и второго элементовИ, с входом .:блокировки регистра команд, выходы разрядов которого и выход второго элемента И являются вторым информационным выходом блока,выходы согласующих элементов с пятогопо шестнадцатый являются первым информационным выходом блока, выход.каждого согласующего элемента спятого Hо двенадцатый соединен спервым входом соответствующей схемысравнения, второй вход которой подключенк выходу соответствующего разрядарегистра адреса, первый вход третьего элемента И соединен с выходомдвадцать первого согласующего элемента, входы, начиная с второго,третьего элемента И, соединены соответственно с выходами схем сравнения,выход третьего элемента И соединен с 1Изобретение относится к вычисльтельной технике и может бытьиспользовано для цифрового анализа формы .нескольких одновременно протекающиханалоговых процессов. 5Известна многоканальная системарегистрации аналоговых процессов, содержащая аналого-цифровые преобразователи и блоки памяти,Принцип действия этой системы заключается в дискретизации исследуемых процессов, выборке дискретньпьзначений сигналов, преобразовании ихв цифровой код и запоминании кодов вблоках памяти, для восстановления 15впоследствии формы исследуемых сигналов 1 ,единичным входом первого триггера,выход которого подключен к второмувходу второго элемента И, к разрешающему входу двадцать второго согласующего элемента и к первым входам четвертого и пятого элементов И,второй вход первого элемента И является разрешающим входом блока, выходподключен к единичному входу второготриггера, информационный и разрешающий входы двадцать третьего согласующего элемента соединены соответственно с выходами четвертого элемента И и второго триггера, тактовыйвход которого подключен к выходучетвертого элемента И, установочныевходы первого и второго триггеров ирегистра команд подключены к выходувосемнадцатого согласующего элемента,выход двадцатого согласующего элемента соединен с вторым входом четвертого элемента И и с первым входомэлемента ИЛИ, второй вход которогои третий вход второго элемента Иподключены к выходу девятнадцатогосогласующего элемента, выход элемента ИЛИ соединен с вторым входом пятого элемента И, выход которого через элемент задержки соединен е информационным входом двадцать второгосогласующего элемента, тактовые входы первого триггера и регйстра команд соединены с выходом семиадцатого согласующего элемента. 3Недостатком известной системы являются ее ограниченные функциональные возможности.Известна также многоканальная система регистрации аналоговых процессов, содержащая в каждом кавале последовательно соединенные усилитель входного сигнала, аналого-циФровой преобразователь и запоминающий блок, в также общий для всех каналов блок управления, соединенный с соответствующими входами аналого-цифровых преобразователей, источник частот дискретизации, подключенный своими выходами к входам блока управления, вину пускового сигнала, измеритель временного интервала и блок блокировки источ 1149242ника частот дискретизации, при этомвход блока блокировки, объединенныйс входом "Старт" измерителя временныхинтервалов, подключен к шине пускового сигнала, вход "Стоп" измерителявременных интервалов подключен к одному из выходов источника частотдискретизации 21.Недостатком известной системы являются ее ограниченные Функциональные возможности, так как нет возможности оперативно устанавливать заданные частоты дискретизации на заданных участках периода регистрации.Кроме этого, все параметры режима 15регистрации устанавливаются оператором вручную и нет нозможности использования для этих целей электроннойвычислительной машины (ЭВМ), т.е.применение ЭВМ для управления экспе риментом при использовании указаннойсистемы регистрации ограничено.Целью изобретения является расширение Функциональных нозможностейза счет оперативного установления 25частот дискретизации на заданныхучастках периода регистрации и повышения производительности,Поставленная цель достигается тем,что в систему, содержащую в каждом З 0канале усилитель, выход которого под 1ключен к информационному входу аналого-цифрового преобразователя, вы"ход которого соединен с входом запоминающего блока, входы усилителейявляются информационными входами системы, вход запуска каждого аналогоцифрового преобразователя соединенс выходом коммутатора, введены блокввода программ, .блок задания режимон, дешифратор команд, формировательимпульса сброса, мультиплексор, регистр номера канала, Формиронательодиночных импульсов, элемент ИЛИ,первый, второй и третий триггеры,первый и второй элементы И, элементИЛИ-НЕ, геиератор тактовых импульсови блоки Фориироначия частот дискретизации,;каждый из которых имеетпервый и второй запоминающие узлы, 50счетчик адреса, распределитель импульсов, дешифратор конце программы,первый и второй реверсивные счетчики, однонибратор, четвертый и пятыйтриггеры, третий, четвертый, пятый и 55шестой элементы И, первый, второй итретий элементы И-НЕ, первый, второй и третий элементы НЕ, первый и второй элементы задержки, причемустановочные входы первого, второгои третьего триггеров соединены с выходом элемента ИЛИ, выход первогоэлемента И соединен с первым входомвторого элемента И и с разрешающимвходом блока ввода программ, входыданных которого являются входамиданных системы, синхронизирующиевходы и выход являются синхронизирующими входами и выходом системы, входблокировки подключен к управляющемублокировкой выходу блока задания режимов, первые информационные выходыблока ввода программ и блока заданиярежима соединены с информационнымивходами регистра номера канала, первого и второго запоминающих узлови счетчика адреса, вторые информационные выходы блока ввода программи блока задания режимов соединены синформационными входами дешифраторакоманд, выход номера канала которогоподключен к управляющему входу записи регистра номера канала, каждыйвыход разрешения записи которого подключен к тактовому входу распределителя импульсов соответствующегоблока формирования частот дискретизации, установочные входы распределителя импульсов, счетчика адреса,четвертого триггера, первого и второго реверсивных счетчиков соединеныс выходом элемента ИЛИ, выход элемента ИЛИ-НЕ подключен к единичномувходу первого триггера, к единичномувходу четвертого триггера, к единичному и нулевому входам пятого триг 1 гера, тактовый вход которого и первый вход третьего элемента И соединены с выходом генератора тактовых импульсов, выход второго триггера подключен к первому входу четвертогоэлемента И, выход которого соединен,со счетным входом первого реверсивного счетчика, выходы разрядов регистра номера канала соединены с адресным входом мультиплексора, информационные входы которого соединенысоответственно с выходами усилителей, выход мультиплексора подключенк входу Формирователя одиночных импульсон, выход которого соединен с.нулевым входом второго триггера, единичный вход которого соединен с выходом предварительного запуска дешифратора команд, выходы внешнего запуска,пуска, останова и сброса которогосоединены соответственно с единичным входом третьего триггера, с первым входом элемента ИЛИ-НЕ, с нулевым входом первого триггера и с первым входом элемента ИЛИ, второй вход которого соединен с выходом формирователя импульса сброса, второй вход второго элемента И соединен с входом внешнего запуска системы, третий входО подключен к выходу третьего триггера, выход второго элемента И соединен с вторым входом элемента ИЛИ-НЕ, выход первого триггера соединен с входом генератора тактовых импульсов, выход одновибратора каждого блока формирования частот дискретизации соединен с соответствующим входом коммутатора, выход первого элемента НЕ подключен к соответствующему входу первого элемента И, второй вход третьего элемента И соединен с выходом пятого триггера, третий вход третьего элемента И н вход первого элемента НЕ подключены к выходу первого элемента И-НЕ, выход второго элемента И-НЕ25 соединен с первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом четвертого триггера, выход третьего элемента И-НЕ соединен с первым входом первого30 элемента И-НЕ, второй вход которого, вход первого элемента задержки и счетный вход счетчика адреса соединены с выходом переноса первого реверсивного счетчика, выход пятого эле мента И соединен с тактовым входом второго реверсивного счетчика, выход шестого элемента И соединен с тактовым входом первого реверсивного счетчика, информационный вход которого и 4 О информационный вход дешифратора конца программы соединены с выходом первого запоминающего узла, выход дешифратора конца программы подключен к первому входу второго элемента И-НЕ и к входу 45 второго элемента НЕ, выход которого соединен с вторым входом четвертого 1элемента И и с первым входом шестого элемента И, второй вход которого сое Эдинен с выходом первого элемента за держки, третий вход шестого элемента, счетный вход второго реверсивного счетчика и первый вход пятого элемента И подключен к выходу третьего элемента И, второй вход пятого зле мента И соединен с выходом второго элемента задержки, вход которого, третий вход четвертого элемента И,1 входы одновибратора и третьего элемента НЕ ооединены с выходом переноса второго реверсивного счетчика, выход третьего элемента НЕ соединен с вторым входом второго элемента И-НЕ, выходы разрядов счетчика адреса подключены к адресным входам первого и второго запоминающих узлов, тактовые входы счетчика адреса, первого и второго запоминающих узлов соединены соответственно с первым, вторым и третьим выходами распределителя импульсов, выход второго запоминающего узла подключен к информационному входу второго реверсивного счетчика.Блок ввода программ содержит элементы И, ИЛИ задержки, схемы сравнения, триггеры, регистр команд, регистр адреса и согласующие элементы, причем информационные входы с первого по шестнадцатый согласующих элементов являются входами данных блока, выходы согласующих элементов с первого по четвертый подключены соответственно к информационным входам регистра команд, информационные входы согласующих элементов с семнадцатого по двадцать первый являются синхронизирующими входами блока, выход двадцать второго согласующего элемента является синхронизирующим выходом блока, выход двадцать третьего согласующего элемента, вход блокировки блока соединен с разрешающими входами согласующих элементов с пятого по шестнадцатый и двадцать первого, с первыми входами первого и второго элементовИ, с входом блокировки регистра команд, выходы разрядов которого и выход второго элемента И являются вторым информапионным выходом блока, выходы согласующих элементов с пятого по шестнадцатый являются первым информационным выходом блока, выход каждого согласующего элемента с пятого по двенщ- цатый соединен с первым входом со . ответствующей схемы сравнения, второй вход которой подключен к выходу соответствующего разряда регистра адреса, первый вход третьего элемента И соединен с выходом двадцать первого согласующего элемента, входы, начиная с второго, третьего элемента И соединены соответственно с выходами схем сравнения, выход третьего элемента И соединен с единичньаквходом первого триггера, выход которого подключен к второму входу второго элемента И, к разрешающему входу двадцать второго согласующего элемента и к первым входам четвертого 5 и пятого элементов И, второй вход первого элемента И является разрешающим входом блока, выход подключен к единичному входу второго триггера, информационный и разрешающий входы двадцать третьего согласующего элемента соединены соответственно с выходами четвертого элемента И и второго триггера, тактовый вход которого подключен к выходу четвертого элемента И, установочные входы первого и второго триггеров и регистра команд подключены к выходу восемнадцатого согласующего элемента, выход двадца.того согласующего элемента соединен сО вторым входом четвертого элемента И и с первым входом .элемента ИЛИ, второй вход которого и третий вход второго элемента И подключены к выходу девятнадцатого согласующего элемента, выход элемента ИЛИ соединен с вторым входом пятого элемента И, выход которого через элемент задержки соединен с информационным входом двадцать второго согласующего элемента, тактовые входы первого триггера и регистра команд соединены с выходом семнадцатого согласующего элемента.На фиг. 1 схематически представле- з на предлагаемая система; на фиг.2 - схема блока задания частот дискретизации; на фиг.3 - схема блока ввода программ; на фиг.4 - временные диаграммы работы системы. 40Система содержит усилители 1, аналого-цифровые преобразователи 2, запоминающие блоки 3, блок 4 ввода программ, блок 5 задания режимов, выполняющий функции пульта оператора; дешифратор 6 команд, регистр 7 номера канала, мультиплексор 8, формирователь 9 одиночных импульсов, формирователь 10 импульса сброса, элемент ИЛИ 11, элемент И 12, триггеры 13 и о 14, элемент ИЛИНЕ 15, триггер 16, генератор 17 тактовых импульсов, блоки 18 формирования частот дискретизации, коммутатор 19, элемент И 20, входы-выходы 21, вход 22 внешнего запуска, распределитель 23 импульсов, запоминающий узел 24, счетчик 25 .адреса, запоминающий узел 26,триггер 27, реверсивный счетчик 28, реверсивный счетчик 29, дешифратор 30 концапрограммы, триггер 31, элементИ-НЕ 32, элемент И-НЕ 33, элемент 34,элемент И 35, элемент И 36, элементИ 37, элемент И 38, одновибратор 39,элемент НЕ 40, элемент 41 задержки,элемент И-НЕ 42, элемент НЕ 43, элемент 44 задержки, элемент И 45, согласующие элементы 46, регистр 47адреса, схемы 48 сравнения, регистр49 команд, триггер 50, элемент И 51,элемент И 52, триггер 53, элементИ 54, элемент ИЛИ 55, элемент 56 задержки, элемент И 57.Адрес блока 4 содержится в регистре 47 и задается, как правило,перемычками или переключателями насоответствующих входах схем 48 сравнения. Разрядность управляющего слова, которое запоминается в регистре49 команд, равна: м = 4 и, следовательно, количество команд равно;К2 = 16. Так как общих команд управления в системе С = 6 (пуск, останов, сброс, предварительный запуск,внешний запуск, номера канала), тов этом случае в системе можно применить количество блоков 18, равное:Н = К С = 16-6 = 10,Канал обмена информацией, например, микроЭВМ "Электроника" имеетшестнадцать разрядов данных и адреса(ДА 0 - ДА 15). Для осуществленияобмена информацией с указанной ЭВМиспользуется пять управляющих шин канала, четыре из них входные (ввод,вывод, сброс, СИА - синхронмпульспроцессора) и одна выходная (СИП -синхроимпульс внешнего устройства).Разряды адреса 5-12 определяютвыбор устройства, разряды 1 в ,4 -команду для системы. Для увеличениячисла команд системы можно увеличитьразрядность командного слова. СигналЭВМ СИА информирует о том, что. наэтих шинах установлен адрес и он может быть использован для запоминания сигнала "Выбор" в триггере 53 иразрядов команды 1-4 в регистре 49,Сигнал стробирования дешифратора 6команд вырабатывается на выходе элемента И 52. Элементами 55 " 57 вырабатывается сигнал СИП, являющийсяответным сигналом блока 4 на обращение к нему ЭВМ. В момент действиясигнала "Вывод" информация с шинДА 0 - ДА 15 заносится в эапоминаю9 1149щие узлы 24 и 26 и счетчик 25 адреса блоков 18, а также в регистр номера канала или выполняются командыуправления, Элементами 45, 50, 54 вырабатывается потенциал разряда 5состояния ДАО, который формируетсяэлементом И 12 и сигнализирует оготовности системы принять программуее функционирования во время цикла"Ввод" микроЭВМ. Сигналом "Блокировка", поступающим с выхода блока 5,блок 4 блокируется (выходы соответствующих элементов 46, 52 и регистра49 переходят в состояние "Обрыв" ),При этом Функцию программирования режима регистрации системы выполняетоператор с блока 5 вручную,Блок 5 может содержать в своемсоставе последовательно соединенныеклавиатуру, шифратор и регистры данных и команд, а также Формировательимпульса стробирования дешифратора6 команд, клавишу блокировки блока. 4 выходные буферные элементы котоВи и 25рые находятся в состоянии "Обрыв"при функционировании блока 4.Формирователь 9 может содержатьв своем составе последовательносоединенные компаратор напряжения иодновибратор. Формирователь 10 импульса сброса может содержать инвертор, вход которого через параллельносоединенные резистор и конденсаторподключен к проводу нулевого потенциала, а выход - к выходной шине35При подаче напряжения питания ксистеме на выходе Формирователя 10импульса сброса появляется сигнал,который через элемент ИЛИ 11 производит установку в исходное состояние 40соответствующих триггеров и счетчиков.1Сигналы с входа 21 поступают навход блока 4, где дешифрируетсяадрес внешнего устройства, к которому 15обращается ЭВМ, и если ЭВМ обращается к данному блоку 4, то в соответствии с сигналами на выходе дешифратора 6 команд производится одна изопераций управления системой регистра 0ции.Пусть на выходе дешифратора 6 команд появляется сигнал "Запись 1".По этому сигналу производится приеминформации с выхода блока 4 в счетчик 25 адреса первого блока 18. Сигнал"Запись 1", подающийся на тактовыйвход распределителя 23 импульсов, со 242держащего, например, последовательно соединенные счетчик и дешифратор, поступает с первого выхода распреде" лителя 23 импулвсов на вход счетчика 25 адреса. По заднему фронту этого сигнала состояние распределителя 23 импульсов изменяется на единицу. При появлении второго сигнала "Запись 1" производится прием информации в запоминающий узел 24 по адресу, посту" пающему с выхода счетчика 25. При появлении третьего сигнала "Запись 1" производится прием информации в запоминающий узел 26. Если разрядность и емкость запоминающих узлов 24 и 26 большая, то прием информации в один адрес может производиться в несколько тактов. Сначала - прием адреса в счетчик 25, затем - прием данных в запоминающие узлы 24 и 26. При этом число разрядов распределителя 23 импульсов должно быть увеличено. Аналогично заносится программа функционирования в другие блоки 18. Причем по последнему адресу программы запоминающего узла 24 пишется признак конца программы, например, во все разряды заносятся "нули". После окончания записи всей программы ЭВМ устанавливает командой "Сброс" счетчик 25 адреса в исходное состояние и может выдать команду "Пуск" (фиг. 4 а), которая через элемент ИЛИ-НЕ 15 устанавливает в "1" триггер 13, запуская тем самым генератор 17 тактовых импульсов (фиг. 4 б), а также обнуляет триггер 27, устанавливает в "1" триггер 31. При появлении первого импульса на тактовом входе триггера 27 последний по переднему фронту импульса устанавливается в "1", и через элемент И 38 начинают проходить тактовые импульсы. Первый тактовый импульс через элементы И 35 и 37 производит запись информации соответственно в реверсивные счетчики 28 и 29 с выходов запоминающих узлов 24 и 26. При этом состояния этих счетчиков изменяются, и на их выходах обратных переносов устанавливается "О", при этом на выходе одновибратора 39 формируется первый импульс дискретизации, который через коммутатор 19 поступает на соответствующие входы аналого-цифровых преобразователей 2. Счетчик 29 работает в режиме вычитания, После того как на его счет 1149211ный вход поступят тактовые импульсы,количество которых равно числу,записанному в счетчик 29 с выходазапоминающего узла 26, на его выходепереноса появится "1", которая через 5элемент И 36 произведет уменьшениена единицу содержимого счетчика 28,Выбирая соответствующим образомчисло, заносимое в реверсивный счетчик 29, и при известном периоде следования тактовых импульсов можно устанавливать необходимый период импульсов дискретизации системы, азадавая числа, заносимое в реверсивный счетчик 28, работающий в режимевычитания, можно устанавливать нужное количество измерений при заданном периоде дискретизации. Послепоявления "1" на выходе реверсивного счетчика 28 (фиг. 4 в), содержимоесчетчика 25 адреса увеличивается наединицу и при очередном тактовом импульсе происходит занесение новойинформации в реверсивные счетчики28 и 29 соответственно с выходовзапоминающих узлов 24 и 26. Генерирование импульсов дискретизации сзаданными параметрами (фиг. 4 г)продолжается до тех пор, пока с выхода запоминающего узла 24 не посту- З 0пит код конца программы. При этом навыходе дешифратора 30 появляется(фиг. 4 д) и на выходе элементаНЕ 40 появляется "О", При поступлении очередного тактового импульса 15производится запись информации всчетчик 29 и генерирование последнегоимпульса дискретизации. Величинывремени задержки элементов 41 и 44выбираются несколько большими длительности тактового импульса, чтобыпредотвратить занесение информациив соответствующие реверсивные- счетчики по тактовому импульсу, обнуляющему их. 45Система может работать в режимезапуска от внешнего источника, приэтом после программирования режимоврегистрации выдается команда "Внешний запуск". При этом на выходе 50триггера 16 устанавливается "1",и если устройство готово (на выходеэлемента И 12 "1"), то при поступлении сигнала запуска с входа 22 черезэлемент И 20 происходит запуск систе мыеСистема может работать также врежиме предварительного запуска,12 который необходим в случае, когда нужно получить информацию о предыстории исследуемого сигнала. В этом случае в запоминающий узел 26 заносятся коды тактовой частоты импульсов дискретизации в периоды до начала исследуемого сигнала и после него, а в запоминающий узел 24 заносится код, который определяет количество измерений происходимых после появления исследуемого сигнала. При этом по команде "Номер канала" производится занесение соответствующего кода номера канала исследуемого сигнала в регистр 7, затем с помощью мультиплексора йроизводится коммутация выхода усилителя 1 выбранного канала с входом формирователя 9. По команде "Предварительный запуск" на выходе триггера 14 устанавливается "О", который блокирует элемент И 36, а по команде "Пуск" (фиг, 4 е) начинается регистрация информации с заданной частотой дискретизации (фиг. 4 и). При появлении исследуемого сигнала (фиг. 4 ж) на выходе формирователя 9 появляется импульс (фиг, 4 з), который обнуляет триггер 14, на инверсном выходе которого появляется "1", при этом элемент И 36 деблокируется и импульсы с выхода реверсивного счетчика 29 поступают на счетный вход реверсивного счетчика 28. Регистрация заканчивается после количества измерений, заданного кодом, занесенным в начетчик 28.В .системе имеется возможность оперативно устанавливать заданные частоты дискретизации на заданных участках периода регистрации. Это позволяет значительно сократить объем запоминающих блоков 3 при регистрации переходных процессов и импульсов сложной формы, Помимо этого имеется возможность производить последовательно ряд полных периодов регистрации с заданной фиксированной частотой дискретизации в каждом периоде регистрации. Это позволяет, например, автоматически осуществлять программу испытаний различных источников аналоговых сигналов в заданном частотном диапазоне. Режимы регистрации определяются программой функционирования системы регистрации вводимой, в блоки 18 системы автоматически с ЭВИ или вручную оператором с пульта.